微機原理與接口技術(shù)第6章輸入輸出與中斷技術(shù)

侯彥利第6章輸入/輸出與中斷技術(shù)吉林大學(xué)工學(xué)部計算機硬件基礎(chǔ)課程

微機原理與接口技術(shù)1第6章輸入/輸出與中斷技術(shù)

侯彥利23本章教學(xué)目的了解輸入輸出系統(tǒng)的基本知識了解系統(tǒng)總線與輸入輸出設(shè)備的連接方式。掌握簡單設(shè)備接口的設(shè)計方法了解中斷的基本概念了解中斷的處理過程熟悉8088/8086中斷系統(tǒng)46.1I/O接口概述通常把處理器和主存儲器之外的部分稱為輸入輸出系統(tǒng)。包括輸入輸出設(shè)備、輸入輸出接口和輸入輸出軟件；56.1.1I/O接口的功能（1）信號電平轉(zhuǎn)換不同規(guī)格的電平轉(zhuǎn)換為TTL或者M(jìn)OS電路的電平（2）數(shù)據(jù)格式轉(zhuǎn)換串并轉(zhuǎn)換或數(shù)模轉(zhuǎn)換（3）速度匹配通過緩沖或鎖存保證CPU與外設(shè)傳輸數(shù)據(jù)時各部件都能正確接收數(shù)據(jù)。6（4）數(shù)據(jù)傳送建立數(shù)據(jù)傳輸?shù)倪壿嬯P(guān)系，即規(guī)定好數(shù)據(jù)傳輸?shù)倪^程與時序。（5）尋址能力為外設(shè)的各個端口編址，使外設(shè)能被cpu訪問到。（6）錯誤檢測功能可進(jìn)行數(shù)據(jù)校驗，保證數(shù)據(jù)傳輸?shù)恼_性。7高速的微處理器與低速的外設(shè)能夠協(xié)調(diào)的工作，需要有一個具有數(shù)據(jù)緩沖和鎖存能力、數(shù)據(jù)格式轉(zhuǎn)換能力、提供外設(shè)狀態(tài)和定時控制能力的連接電路，我們把它叫做輸入輸出接口。86.1.2I/O接口的分類CPU與接口之間通過系統(tǒng)總線傳輸信息，屬于并行傳輸，傳輸?shù)男畔⒂薪涌诘牡刂沸畔?、控制信息和?shù)據(jù)信息。接口與設(shè)備之間可以通過串行和并行兩種方式交換信息，包括數(shù)據(jù)信息、控制信息和狀態(tài)信息。9按接口與設(shè)備之間的數(shù)據(jù)傳送方式，接口分為：并行接口：一次傳送一個字節(jié)或字的所有位。串行接口：一位一位地傳送。106.2I/O端口及其編址方式CPU與外設(shè)進(jìn)行數(shù)據(jù)傳輸，接口電路需要設(shè)置若干專用寄存器，緩沖輸入輸出數(shù)據(jù)，設(shè)定控制方式，保存輸入輸出狀態(tài)信息，這些寄存器常稱為端口。接口中可被CPU直接訪問的專用寄存器稱為端口。端口可分為：數(shù)據(jù)端口：CPU與外設(shè)交換數(shù)據(jù)信息；狀態(tài)端口：保存外設(shè)當(dāng)前的狀態(tài)信息；控制端口：CPU向外設(shè)發(fā)出的控制信息；11CPU通過對端口分配地址識別它們，稱為編址。CPU給每個端口分配一個地址，稱為端口地址或端口號。一個接口中的多個端口分配連續(xù)地址。思考：專用寄存器中保存的是什么數(shù)據(jù)？這些數(shù)據(jù)可能是從哪里來的？12根據(jù)傳輸方向，端口可分為輸入端口和輸出端口。輸入端口：具有“通斷”控制能力輸出端口：具有鎖存能力13D0～D774LS244+5VK0K1K2K3K4K5K6K7DO0～DO7I0I1I2I3I4I5I6I7E1E2≥1IORA2A3A4A5A6A7A8A9A15A10A11A12A13A14系統(tǒng)總線信號≥1&三態(tài)門作輸入接口1474LS273作輸出端口系統(tǒng)總線信號D0D0D7D7~~A0A1A2A3A4A5A6A7IOW&&≥111CP+5VQ0Q1Q6Q7…A8A9A10A11A12A13A14A15+5V74LS27374LS273156.2.2I/O端口的編址方式I/O端口編址方式是計算機系統(tǒng)為I/O端口分配端口號的方式。常見的I/O編址方式有兩種：與內(nèi)存單元統(tǒng)一編址方式獨立編址方式16與內(nèi)存單元統(tǒng)一編址方式：將存儲器的存儲單元與外設(shè)的端口統(tǒng)一編址，即一個端口與一個存儲器單元等同看待；通常為一個外設(shè)的各個端口分配連續(xù)的地址。優(yōu)點：數(shù)據(jù)傳送指令、測試指令都可以訪問I/O端口，不用設(shè)置專門的I/O指令；不需要專用的I/O端口控制信號。缺點：劃出的端口地址范圍，不能再作為內(nèi)存地址使用，所以減少了內(nèi)存地址空間。17獨立編址方式：又稱單獨編址方式，給外部設(shè)備分配專用的端口地址，提供專用的控制信號，使它們成為一個獨立的I/O地址空間，與內(nèi)存編址無關(guān)。優(yōu)點：不占用內(nèi)存空間；輸入輸出地址線根數(shù)少，I/O端口譯碼電路簡單。

缺點：需要專用的I/O指令、專用控制線。188088/8086CPU采用了I/O端口獨立編址方式，它使用地址信號線A0~A15，最多能夠管理64K個端口，地址范圍0000H~FFFFH，有專用的控制信號IOR和IOW或IO/M、WR、RD；8位的端口地址用于訪問系統(tǒng)主板上的設(shè)備；16位的端口地址用于訪問串行口或并行口以及視頻和磁盤驅(qū)動系統(tǒng)。1920

D0

A0

A1

A2

A3

A4

A5

A6

A7

A8

A9

A10

A11

A12

A13

A14

A15

≥1

＆

≥1

IOR

+5V

10KΩ

K21專用指令：INOUT內(nèi)存地址(共1MB)0端口地址(共64KB)0FFFFFHFFFFHb獨立編址地址空間內(nèi)存地址(共960KB)0端口地址(共64KB)EFFFFHFFFFFHF0000Ha統(tǒng)一編址地址空間圖6-2兩種不同編址方式的地址空間22I/O端口地址的譯碼I/O端口的地址譯碼與內(nèi)存地址譯碼原理一樣，可以用基本邏輯門電路搭建，也可以使用專用的譯碼器譯碼。23D0D7~D0D7~Q011111111Q1Q2Q3Q4Q5Q6Q7CP74LS2737406510Ω×8abcdefg+5V10KΩKCIOW≥174LS138≥1A0IORA1A2A3A4A5A6A7A8A9A10A11A12A13A14A15≥1&CG2AG2BBAY0Y1系統(tǒng)總線D0DPG1A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00000000011110XXX74LS24424256.3CPU與外部設(shè)備之間的數(shù)據(jù)傳送方式主機與外設(shè)之間通過一定的控制方式進(jìn)行信息交換，常用的控制的方式包括無條件傳送方式、程序查詢傳送方式、中斷傳送方式、直接存儲器存?。―MA）方式。266.3.1無條件傳送方式又稱為同步方式，適合簡單外設(shè)的數(shù)據(jù)輸入輸出。常用外設(shè)：開關(guān)、繼電器、步進(jìn)電機、發(fā)光二極管等。優(yōu)點：控制程序簡單，軟、硬件開銷都少。27無條件輸入接口28無條件輸出接口296.3.2程序查詢傳送方式又稱為條件傳送方式。I/O接口中有一個狀態(tài)端口，CPU通過讀取狀態(tài)端口的信息了解設(shè)備目前的狀態(tài)。工作過程：檢查外設(shè)的狀態(tài)，判斷外設(shè)是否“準(zhǔn)備好”。若沒有準(zhǔn)備好，則繼續(xù)查詢其狀態(tài)。外設(shè)已準(zhǔn)備好，CPU與外設(shè)進(jìn)行數(shù)據(jù)傳送。若還有數(shù)據(jù)待傳輸，則轉(zhuǎn)①，否則終止傳輸。30程序查詢傳送方式流程圖缺點：效率低實時性差316.3.3中斷傳送方式當(dāng)設(shè)備處于空閑狀態(tài)或者外設(shè)數(shù)據(jù)準(zhǔn)備好時，接口向CPU發(fā)出中斷請求信號，CPU收到申請后及時響應(yīng)接口的中斷請求，暫停執(zhí)行主程序，轉(zhuǎn)入執(zhí)行I/O操作程序（中斷服務(wù)子程序），完成數(shù)據(jù)傳輸之后再返回到主程序繼續(xù)執(zhí)行，這種數(shù)據(jù)傳送方式稱為中斷方式。32中斷傳送流程圖優(yōu)點：實時性好處理迅速缺點：不適用于

大量數(shù)據(jù)

的高速傳輸執(zhí)行主程序是否有中斷請求？中斷處理，執(zhí)行數(shù)據(jù)輸入/輸出中斷響應(yīng)中斷返回執(zhí)行主程序輸入/輸出指令執(zhí)行主程序一條指令執(zhí)行結(jié)束33程序控制下的輸入輸出方式無條件傳送方式、程序查詢傳送方式和中斷傳送方式在數(shù)據(jù)傳送過程中，CPU從內(nèi)存讀出數(shù)據(jù)，再輸出到外部設(shè)備，因此，這三種方式被統(tǒng)稱為程序控制下的輸入輸出方式（Programmedinputandoutput），簡稱PIO方式。346.3.4DMA方式直接存儲器存?。―irectMemoryAccess）方式簡稱為DMA方式。是在內(nèi)存儲器和I/O設(shè)備之間建立數(shù)據(jù)通路，不經(jīng)過CPU的干預(yù)，實現(xiàn)內(nèi)存與外設(shè)之間的快速數(shù)據(jù)傳送。實現(xiàn)DMA方式需要專門的硬件裝置DMA控制器（DMAC），它負(fù)責(zé)控制外設(shè)與內(nèi)存之間的數(shù)據(jù)傳輸。（8237A-5、8237-2）35DMAC的功能DMAC接收外設(shè)請求信號，并向CPU發(fā)出總線請求信號。DMA過程中可實現(xiàn)：向地址總線發(fā)送地址信號，能夠生成讀寫控制信號?？刂茢?shù)據(jù)傳送的字節(jié)數(shù)。DMA過程結(jié)束時，能向CPU發(fā)出DMA結(jié)束信號，并將總線的控制權(quán)交還給CPU。36DMAC的工作流程①

外設(shè)向DMA控制器發(fā)出“DMA傳送請求”信號（DRQ）；②DMA控制器收到請求后，向CPU發(fā)出“總線請求”信號HOLD，表示希望占用總線；③CPU將數(shù)據(jù)總線、地址總線和相應(yīng)的控制信號線均置為高阻態(tài)，向DMA控制器發(fā)出“總線響應(yīng)”信號（HLDA）。④DMA控制器收到HLDA信號后，就開始控制總線，并向外設(shè)發(fā)出DMA響應(yīng)信號DACK；⑤DMA控制器送出地址信號和相應(yīng)的控制信號，實現(xiàn)外設(shè)與內(nèi)存或內(nèi)存與內(nèi)存之間的直接數(shù)據(jù)傳送；⑥

規(guī)定的數(shù)據(jù)傳送完后，DMA控制器就撤銷發(fā)往CPU的HOLD信號。CPU檢測到HOLD失效后，緊接著撤銷HLDA信號，并在下一時鐘周期重新開始控制總線。37386.4簡單接口電路的應(yīng)用接口電路結(jié)構(gòu)包括：（1）和系統(tǒng)總線的連接部分；（2）和外設(shè)的連接部分；（3）信號轉(zhuǎn)換電路；（4）上述三部分的控制邏輯。391.簡單的輸入接口電路4074LS244：8個三態(tài)門兩個控制端：1G和2G，低電平有效，各控制4個三態(tài)門A端為數(shù)據(jù)輸入端，Y端為數(shù)據(jù)輸出端。當(dāng)控制端為低電平時，數(shù)據(jù)從A端輸入，Y端輸出；當(dāng)控制端為高電平時，三態(tài)門呈高阻狀態(tài)，A端與Y端斷開。41端口地址分別為FFC0H與FFC1H。讀取開關(guān)的程序:MOVDX,0FFC0HINAL,DX42【例題6-1】分析電路，說明輸入端口的地址范圍，編寫程序判斷8個開關(guān)的狀態(tài)，如果8個開關(guān)都閉合執(zhí)行GOON程序段，否則執(zhí)行NEXT程序段。4344 MOVDX,0FFC1H INAL,DX TESTAL,0FFH JZGOONNEXT: … MOVAX,BX ADDAX,CXGOON: …45測試K3的狀態(tài)，K3斷開時轉(zhuǎn)到Label處執(zhí)行，程序段如下：

TESTAL,4 JNZLabel ……Label:……466.4.2簡單的輸出接口電路74LS273、74LS3748位D鎖存器，輸入端D0～D7,輸出端Q0～Q7MR清除端，為低電平時，芯片復(fù)位，Q端輸出全為0；CP觸發(fā)端，上升沿觸發(fā)，當(dāng)CP從低電平到高電平跳變時，D0~D7的數(shù)據(jù)輸出到Q0~Q7并鎖存。4774LS273作輸出端口系統(tǒng)總線信號D0D0D7D7~~A0A1A2A3A4A5A6A7IOW&&≥111CP+5VQ0Q1Q6Q7…A8A9A10A11A12A13A14A15+5V74LS27374LS27348八段LED顯示器abcdefghcomabcdefghcomabcdefgh圖6-13八段LED顯示器(a)段排列(b)共陰極(c)共陽極49八段LED顯示字形代碼表字型共陽極代碼共陰極代碼字型共陽極代碼共陰極代碼0C0H3FH990H6FH1F9H06HA88H77H2A4H5BHB83H7CH3B0H4FHCC6H39H499H66HDA1H5EH592H6DHE86H79H682H7DHF8EH71H7F8H07H滅FFH00H880H7FH50【例題6-2】74LS273作為輸出接口電路驅(qū)動一個共陰極8段LED顯示器。請在LED顯示器上循環(huán)顯示數(shù)字0~F。515274LS273的端口地址為FE00H53程序數(shù)據(jù)段DSEG SEGMENTSEG8 DB3FH,06H,5BH,4FH,66H,6DH,7DH,07HDB6FH,77H,7CH,39H,5EH,79H,71H,00HDSEG ENDS54程序代碼段CSEG SEGMENT ASSUMECS:CSEG,DS:DSEGSTART: MOV AX,DSEG MOV DS,AX LEA BX,SEG8 ;取8段碼顯示字形表基地址 MOVDX,0FE00H AA1:MOV SI,0 AA2:MOV AL,［BX+SI］

;取顯示字形碼 OUT DX,AL55 CALLDELAY ;調(diào)用延時子程序 INCSI CMPSI,16 JZ AA1 JMPAA2 MOVAH,4CH INT21HCSEGENDS ENDSTART56延時子程序DELAY PROCNEAR ;子程序開始

PUSH CX MOV CX，2FFFHSUBS:LOOP SUBS POP CX RETDELAY ENDP ;子程序結(jié)束576.5中斷技術(shù)58中斷的概念中斷，是指在程序執(zhí)行過程中，出現(xiàn)某種緊急事件，CPU暫停執(zhí)行現(xiàn)行程序，轉(zhuǎn)去執(zhí)行處理該事件的程序——中斷服務(wù)程序，執(zhí)行完后再返回到被暫停的程序繼續(xù)執(zhí)行，這一過程稱為中斷。59中斷源引起中斷的設(shè)備或事件稱為中斷源，計算機的中斷源可能是某個硬件部件，也可能是軟件。常見的中斷源有：外圍設(shè)備、CPU、存儲器、控制器、總線、實時鐘的定時中斷、程序指令、硬件故障；60中斷的分類：內(nèi)部中斷和外部中斷內(nèi)部中斷包括：由CPU本身產(chǎn)生的中斷、由控制器產(chǎn)生的中斷、由程序員安排的中斷指令引起的中斷。外部中斷又根據(jù)中斷事件的緊迫程度將中斷源劃分為可屏蔽中斷和不可屏蔽中斷?？善帘沃袛嗍侵缚梢匝訒r處理的事件，例如打印機的輸入輸出中斷請求。

不可屏蔽中斷是指事件異常緊急，必須馬上處理，例如掉電、內(nèi)存奇偶校驗錯引起的中斷。616.6中斷處理的基本過程中斷處理的基本過程包括中斷請求、中斷判優(yōu)、中斷響應(yīng)、中斷服務(wù)和中斷返回。626.6.1中斷請求內(nèi)部中斷無需請求外部中斷請求由中斷源提出。CPU的兩個中斷輸入引腳INTR和NMI負(fù)責(zé)接收中斷請求信號。INTR可屏蔽中斷請求輸入引腳?？善帘沃袛嗾埱笮盘栆话銥楦唠娖健Ｊ苤袛嘣试S標(biāo)志位IF的影響，當(dāng)IF=1時，CPU接受中斷請求；當(dāng)IF=0時，CPU不予響應(yīng)，該請求被屏蔽。NMI不可屏蔽中斷請求輸入引腳，上升沿觸發(fā)。63646.6.2中斷判優(yōu)CPU一次只能接受一個中斷源的請求。多個中斷源同時向CPU提出中斷請求時，CPU必須找出中斷優(yōu)先級最高的中斷源，這一過程稱為中斷判優(yōu)。中斷判優(yōu)可以采用硬件方法，也可采用軟件方法。65軟件判優(yōu)CPU檢測到中斷請求后，響應(yīng)中斷進(jìn)入中斷服務(wù)程序，首先讀取中斷寄存器的內(nèi)容，逐位檢測它們的狀態(tài)，檢測到某一位為1，就確定對應(yīng)的中斷源有中斷請求，轉(zhuǎn)去執(zhí)行它的中斷服務(wù)程序。先檢測哪一個，哪一個的優(yōu)先級就高，后檢測哪一個，哪一個優(yōu)先級就低，檢測的順序就是各中斷源的優(yōu)先級順序。66軟件判優(yōu)的簡單電路67查詢程序：

MOVDX,87FFHINAL,DX ;讀中斷請求寄存器內(nèi)容RCRAL,1JCIR0 ;IRQ0有請求，轉(zhuǎn)IR0RCRAL,1JCIR1 ;IRQ1有請求，轉(zhuǎn)IR1RCRAL,1JCIR2 ;IRQ2有請求，轉(zhuǎn)IR2軟件判優(yōu)的硬件電路簡單，優(yōu)先權(quán)安排靈活，但軟件判優(yōu)所花的時間長，如果中斷源很多，中斷的實時性就很差。68硬件判優(yōu)兩種常見的方式：菊花鏈判優(yōu)電路和中斷控制器判優(yōu)。691.菊花鏈判優(yōu)電路基本設(shè)計思想：每個中斷源都有一個中斷邏輯電路，所有的中斷邏輯電路連成一條鏈，形如菊花。排在鏈前端的中斷源優(yōu)先級最高，越靠后的設(shè)備優(yōu)先級越低。CPU收到中斷請求，如果允許中斷，CPU發(fā)出中斷應(yīng)答信號INTA，INTA信號首先到達(dá)菊花鏈的前端。70INTA71如果中斷源1提出了中斷請求，它就會截獲INTA信號，封鎖它，使它不能向下一個中斷源傳送，下面中斷源的中斷請求不能被響應(yīng)。72中斷控制器判優(yōu)CPU根據(jù)中斷向量碼確定中斷源。中斷控制器中，有一個中斷優(yōu)先級判別器判斷中斷優(yōu)先級，將優(yōu)先級最高的中斷源的中斷向量碼提供給CPU。736.6.3中斷響應(yīng)中斷響應(yīng)時，CPU向中斷源發(fā)出中斷應(yīng)答信號INTA，同時：①

保護(hù)硬件現(xiàn)場，即將標(biāo)志寄存器FLAGS入棧；②

關(guān)中斷，即設(shè)置IF=0；③

保護(hù)斷點，把主程序斷點的CS和IP值壓入堆棧；④

獲得中斷服務(wù)程序的入口地址，分別送入IP和CS中。746.6.4中斷服務(wù)中斷服務(wù)的過程：保護(hù)現(xiàn)場開中斷中斷服務(wù)恢復(fù)現(xiàn)場返回756.6.5中斷返回中斷返回操作是中斷響應(yīng)操作的逆過程，CPU從堆棧中彈出IP、CS和FLAGS，恢復(fù)被中斷程序的基本信息，使被中斷程序繼續(xù)運行。在中斷服務(wù)程序的最后一條語句IRET的功能就是中斷返回的操作。766.78086/8088中斷系統(tǒng)8086/8088CPU的中斷系統(tǒng)可以處理256種中斷。每種中斷對應(yīng)一個編號，范圍0~255，這個編號稱為中斷源的中斷類型碼或中斷向量碼。77中斷分為兩類：內(nèi)部中斷和外部中斷。外部中斷又分為可屏蔽中斷和不可屏蔽中斷兩類。781.外部中斷不可屏蔽中斷編號為2NMI是不可屏蔽中斷請求信號的輸入端。優(yōu)先級最高。CPU不需獲取中斷向量碼，不發(fā)送INTA，直接查中斷向量表獲得中斷服務(wù)程序的入口地址。不可屏蔽中斷用于處理緊急事件，如存儲器讀/寫出錯、電源掉電等。79可屏蔽中斷INTR是可屏蔽中斷請求信號的輸入端。CPU收到中斷請求信號后，檢測中斷允許標(biāo)志位IF，若IF=1，CPU準(zhǔn)備響應(yīng)INTR請求；若IF=0時，CPU屏蔽INTR請求。中斷標(biāo)志位IF可以用指令STI和CLI進(jìn)行設(shè)置?？善帘沃袛嗟膬?yōu)先級低于不可屏蔽中斷。802.內(nèi)部中斷內(nèi)部中斷包括：INTnINT3INTO指令除法錯中斷單步中斷。81INTnCPU執(zhí)行INTn指令，產(chǎn)生中斷向量碼為n的中斷。n的取值范圍0～255。不管是內(nèi)部中斷還是外部中斷都可以通過INTn指令調(diào)用其中斷服務(wù)程序。INT3CPU執(zhí)行INT3指令引起的中斷，稱為斷點中斷，中斷向量碼為3。這是個單字節(jié)指令，代碼為0CCH。在調(diào)試程序時用這條指令設(shè)置斷點。82INTO指令4號CPU執(zhí)行INTO指令時，檢測溢出標(biāo)志位OF，如果OF=1，則產(chǎn)生中斷向量碼為4的中斷。若OF=0，INTO指令不起作用。

MOVBL，126 MOVAL，5 ADDAL，BL;OF=1 INTO;執(zhí)行溢出中斷服務(wù)程序83除法錯中斷0號執(zhí)行除法指令時，除數(shù)為0或商數(shù)超出了結(jié)果寄存器的取值范圍，產(chǎn)生中斷，中斷向量碼為0。這個中斷的處理過程一般由系統(tǒng)軟件負(fù)責(zé)。單步中斷1號也叫陷阱中斷，中斷向量碼為1。標(biāo)志寄存器的標(biāo)志位TF=1產(chǎn)生的中斷，TF也叫陷阱（Trap）標(biāo)志。如果TF=1，CPU執(zhí)行一條指令后產(chǎn)生單步中斷。單步中斷常用于調(diào)試程序。843.中斷優(yōu)先級與中斷嵌套8088/8086系統(tǒng)的中斷優(yōu)先級如下：不可屏蔽中斷>除法錯中斷>INTn>INTO>可屏蔽中斷>單步中斷中斷可以嵌套8088/8086中斷的處理流程CPU在每條指令的最后一個時鐘周期檢測中斷請求信號：(1).若有非屏蔽中斷請求，則CPU執(zhí)行完現(xiàn)行指令后，就立即響應(yīng)中斷。2號。8586(2).如果有可屏蔽中斷請求，CPU響應(yīng)中斷需要滿足4個條件：

①

CPU處于開中斷狀態(tài)，即IF=1；②

當(dāng)前沒有發(fā)生復(fù)位、沒有總線請求、沒有內(nèi)部中斷、沒有不可屏蔽中斷；③

當(dāng)前執(zhí)行的指令不是開中斷指令STI，也不是中斷返回指令I(lǐng)RET。如果剛巧是，CPU將它們執(zhí)行結(jié)束后，再執(zhí)行一條指令，CPU才能響應(yīng)中斷。④CPU執(zhí)行完現(xiàn)行指令。(3).進(jìn)入中斷響應(yīng)階段，CPU向中斷源發(fā)出中斷應(yīng)答信號INTA，同時：①

保護(hù)硬件現(xiàn)場，即將標(biāo)志寄存器FLAGS入棧；②

關(guān)中斷，即設(shè)置IF=0；③

保護(hù)斷點，把主程序斷點的CS和IP值壓入堆棧；④