上海電機學(xué)院專升本PPT-第五章時序電路

第五章時序邏輯電路第一節(jié)時序邏輯電路的特點

在數(shù)字系統(tǒng)中，除組合邏輯電路外，還有時序邏輯電路。時序邏輯電路與組合邏輯電路不同，它在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于輸入信號作用前的輸出狀態(tài)。時序邏輯電路一般包含有組合邏輯電路和存儲電路兩部分，其中存儲電路是由具有記憶功能的觸發(fā)器組成的。時序電路結(jié)構(gòu)方框圖

時序電路的分類有多種，主要分類是按照其存儲電路中各觸發(fā)器是否有統(tǒng)一時鐘控制，可劃分為同步時序電路和異步時序電路兩大類型。在同步時序電路中，所有觸發(fā)器的狀態(tài)變化都是在同一時鐘信號控制下同時發(fā)生的。在異步時序電路中，各觸發(fā)器狀態(tài)的變化不是同時發(fā)生，而是有先有后的。

第二節(jié)寄存器一、寄存器的功能和分類

在數(shù)字系統(tǒng)中，常常需要將一些數(shù)碼或指令存放起來，以便隨時調(diào)用，這種存放數(shù)碼和指令的邏輯部件稱為寄存器。寄存器必須具有記憶單元——觸發(fā)器，因為觸發(fā)器具有0和1兩個穩(wěn)定狀態(tài)，所以一個觸發(fā)器只能存放1位二進(jìn)制數(shù)碼，存放N位數(shù)碼就應(yīng)具備N個觸發(fā)器。一般寄存器都是借助時鐘脈沖的作用而把數(shù)據(jù)存放或送出觸發(fā)器的，故寄存器還必須具有控制作用的門電路，以保證信號的接收和清除。寄存器按所具備的功能不同可分為兩大類：數(shù)碼寄存器和移位寄存器。

二、數(shù)碼寄存器這種寄存器只具有接收數(shù)碼和清除原有數(shù)碼的功能，在數(shù)字電路系統(tǒng)中，常用于暫時存放某些數(shù)據(jù)。數(shù)碼寄存器集成數(shù)碼寄存器集成數(shù)碼寄存器種類較多，常見的有四D觸發(fā)器（如74HC175）、六D觸發(fā)器（如74HC174）、八D觸發(fā)器（如74HC374、74HC377）等。

由鎖存器組成的寄存器，常見的有八D型鎖存器（如74HC373）鎖存器與觸發(fā)器的區(qū)別：其送數(shù)脈沖為一使能信號（電平信號），當(dāng)使能信號到來時，輸出跟隨輸入數(shù)碼的變化而變化（相當(dāng)于輸入直接接到輸出端）；當(dāng)使能信號結(jié)束時，輸出保持使能信號跳變時的狀態(tài)不變，因此這一類寄存器有時也稱為“透明”寄存器。高阻鎖存送數(shù)只有IC2被選通其余都為高阻狀態(tài)傳輸?shù)氖荌C2鎖存器的數(shù)據(jù)傳輸?shù)臄?shù)據(jù)狀態(tài)不變傳輸?shù)臄?shù)據(jù)隨輸入端變化三、移位寄存器移位寄存器除具有存儲數(shù)碼功能外，還具有使數(shù)碼移位功能。所謂移位功能，就是寄存器中所存數(shù)據(jù)，可以在移位脈沖作用下逐次左移或右移。根據(jù)數(shù)碼在寄存器中移動情況的不同，又可把移位寄存器劃分為單向移位型和雙向移位型。從并行和串行的變換來看，又可分為串入／并出和并入／串出移位寄存器兩大類。

㈠單向移位寄存器

01011000左移：自低位向高位移連接：右移：自高位向低位移連接：

㈠單向移位寄存器10110001

㈠單向移位寄存器

0111002

㈠單向移位寄存器

110103

㈠單向移位寄存器

100001014

㈠單向移位寄存器

000011051

㈠單向移位寄存器

000011610

㈠單向移位寄存器

000017101

㈠單向移位寄存器

000081011

單向移位寄存器數(shù)碼移動過程時序圖串行輸出并行輸出串并輸入/串行輸出移位寄存器低電平有效

并行輸入/串行輸出時序圖串行輸出并行輸出(二)集成移位寄存器

1.74HC164串行輸入/并行輸出8位移位寄存器。有兩個可控制串行數(shù)據(jù)輸入端A和B，當(dāng)A或B任意一個為低電平時，則禁止另一串行數(shù)據(jù)輸入，且在時鐘端CP脈沖上升沿作用下Q0n+1

為低電平；當(dāng)A或B中有一個為高電平時，則就允許另一個串行輸入數(shù)據(jù)，并在CP上升沿作用下決定Q0n+1的狀態(tài)。(手冊P79)HLL控制端數(shù)據(jù)端00000000111上電清零發(fā)光二極管循環(huán)點亮/熄滅控制電路00000001111發(fā)光二極管循環(huán)點亮/熄滅控制電路00000011112發(fā)光二極管循環(huán)點亮/熄滅控制電路00000111113發(fā)光二極管循環(huán)點亮/熄滅控制電路00001111114發(fā)光二極管循環(huán)點亮/熄滅控制電路00011111115發(fā)光二極管循環(huán)點亮/熄滅控制電路00111111116發(fā)光二極管循環(huán)點亮/熄滅控制電路01111111117發(fā)光二極管循環(huán)點亮/熄滅控制電路11111111018發(fā)光二極管循環(huán)點亮/熄滅控制電路11111110019發(fā)光二極管循環(huán)點亮/熄滅控制電路111111000110發(fā)光二極管循環(huán)點亮/熄滅控制電路111110000111發(fā)光二極管循環(huán)點亮/熄滅控制電路111100000112發(fā)光二極管循環(huán)點亮/熄滅控制電路111000000113發(fā)光二極管循環(huán)點亮/熄滅控制電路110000000114發(fā)光二極管循環(huán)點亮/熄滅控制電路100000000115發(fā)光二極管循環(huán)點亮/熄滅控制電路000000001116發(fā)光二極管循環(huán)點亮/熄滅控制電路A.B等于Q7Q7等于0則IC2輸出為0Q7等于1則IC2A.B為1

2.74HC165(手冊P79)

并行、串行輸入/互補串行輸出8位移位寄存器。置數(shù)移位左移左移保持

2.74HC165并行、串行輸入/互補串行輸出8位移位寄存器。16位并行/串行數(shù)據(jù)轉(zhuǎn)換電路010020003000040000150000116000011170000111180000111119000011111110000011111101100001111110012000011111100013000011111100011400001111110001015000011111100010116

數(shù)字電子技術(shù)基礎(chǔ)習(xí)題第三節(jié)計數(shù)器

功能:

計數(shù)器是應(yīng)用最為廣泛的時序邏輯電路，它不僅可用來對脈沖計數(shù)，而且還常用于數(shù)字系統(tǒng)的定時、延時、分頻及構(gòu)成節(jié)拍脈沖發(fā)生器等等。分類:按計數(shù)長度分:二進(jìn)制、十進(jìn)制及N進(jìn)制計數(shù)器。按計數(shù)脈沖的引入方式分:異步型和同步型計數(shù)器。按計數(shù)的增減趨勢分:加法、減法及可逆計數(shù)器。異步計數(shù)器所謂的異步計數(shù)器指計數(shù)脈沖沒有加到所有觸發(fā)器的CP端，只作用于某些觸發(fā)器的CP

端。當(dāng)計數(shù)器脈沖到來時，各觸發(fā)器的翻轉(zhuǎn)時刻不同，所以，在分析異步計數(shù)器時，要特別注意各觸發(fā)器翻轉(zhuǎn)所對應(yīng)的有效時鐘條件。

㈠異步二進(jìn)制計數(shù)器構(gòu)成:1、由接成Tˊ型(計數(shù)型)的觸發(fā)器連接而成

2、計數(shù)脈沖加到最低位觸發(fā)器的CP

端，其它各級觸發(fā)器由相鄰低位觸發(fā)器的輸出狀態(tài)變化來觸發(fā)。1.異步二進(jìn)制加法計數(shù)器異步二進(jìn)制加法計數(shù)器驅(qū)動方程：T′觸發(fā)器000CPQ3n+1Q2n+1Q0n+10000T′觸發(fā)器翻轉(zhuǎn)時刻：狀態(tài)轉(zhuǎn)換表異步二進(jìn)制加法計數(shù)器時序圖異步二進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)換圖

箭頭方向表示狀態(tài)變化方向箭頭方向所指狀態(tài)二進(jìn)制值在遞增，加計數(shù)表示一個狀態(tài)

上升沿觸發(fā)的異步3位二進(jìn)制加法計數(shù)器a)邏輯圖b)時序波形圖驅(qū)動方程：

T′觸發(fā)器狀態(tài)轉(zhuǎn)換圖

2、異步二進(jìn)制減法計數(shù)器驅(qū)動方程：T′觸發(fā)器000CPQ3n+1Q2n+1Q0n+10000T′觸發(fā)器翻轉(zhuǎn)時刻：狀態(tài)轉(zhuǎn)換表異步二進(jìn)制減法計數(shù)器狀態(tài)轉(zhuǎn)換圖時序圖箭頭方向所指狀態(tài)二進(jìn)制值在遞減，減計數(shù)上升沿觸發(fā)的異步二進(jìn)制減法計數(shù)器a)電路圖b)時序圖驅(qū)動方程：

T′觸發(fā)器狀態(tài)轉(zhuǎn)換圖

㈡異步十進(jìn)制計數(shù)器F0、F2構(gòu)成T′觸發(fā)器000只有Q1和Q2同時為1時F3才可能翻轉(zhuǎn)為1三位二進(jìn)制加計數(shù)8421BCD碼異步十進(jìn)制加法計數(shù)器時序圖(三)異步N進(jìn)制計數(shù)器

9驅(qū)動方程：工作狀態(tài)：Q2=0翻轉(zhuǎn)；Q2=1置0翻轉(zhuǎn)Q1Q0都為1翻轉(zhuǎn)其他情況置0翻轉(zhuǎn)翻轉(zhuǎn)置0置0翻轉(zhuǎn)翻轉(zhuǎn)置0翻轉(zhuǎn)翻轉(zhuǎn)置0置0綜前所述，可以看出異步計數(shù)器具有以下特點：

1.電路結(jié)構(gòu)簡單，這是異步計數(shù)器的優(yōu)點。

2.由于組成計數(shù)器的各觸發(fā)器翻轉(zhuǎn)時刻不同，因而工作速度低。若將計數(shù)器的狀態(tài)譯碼輸出，容易產(chǎn)生過渡干擾脈沖，出現(xiàn)差錯，這是異步計數(shù)器的缺點。110過渡干擾脈沖三、同步計數(shù)器所謂同步計數(shù)器，就是將輸入計數(shù)脈沖同時加到各觸發(fā)器的時鐘輸入端，使各觸發(fā)器在計數(shù)脈沖到來時同時翻轉(zhuǎn)。㈠同步二進(jìn)制加法計數(shù)器同步3位二進(jìn)制計數(shù)器

a）邏輯圖b）時序圖

同步3位二進(jìn)制計數(shù)器

a）邏輯圖b）時序圖同步二進(jìn)制加法計數(shù)器中各觸發(fā)器的翻轉(zhuǎn)條件：

1.最低位觸發(fā)器每輸入一個計數(shù)脈沖翻轉(zhuǎn)一次。

2.其它各觸發(fā)器都是在其所有低位觸發(fā)器的輸出端Q

全為1時，在下一個時鐘脈沖觸發(fā)沿到來時狀態(tài)改變一次。㈡同步十進(jìn)制計數(shù)器在同步二進(jìn)制計數(shù)器的基礎(chǔ)上，通過阻塞反饋法扣除多余狀態(tài)（無效狀態(tài)）后，可構(gòu)成同步十進(jìn)制計數(shù)器。

保持保持保持翻轉(zhuǎn)翻轉(zhuǎn)翻轉(zhuǎn)翻轉(zhuǎn)置０置０在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制計數(shù)器加法計數(shù)器同步計數(shù)器異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制計數(shù)器······

數(shù)字電子技術(shù)基礎(chǔ)習(xí)題

四、通用中規(guī)模集成計數(shù)器

中規(guī)模集成計數(shù)器是將整個計數(shù)器電路全部集成在一塊芯片上，為了增強集成計數(shù)器的能力，一般通用中規(guī)模集成計數(shù)器設(shè)有更多的附加功能，使用也更為方便。

(一)74HC160～74HC163

可預(yù)置的同步計數(shù)器，在計數(shù)脈沖上升沿作用下進(jìn)行加法計數(shù)。74HC163

(手冊P78)

清零預(yù)置數(shù)N進(jìn)制計數(shù)器構(gòu)成1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達(dá)式。（3）畫連線圖。利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計數(shù)的N進(jìn)制計數(shù)器的方法。

10100例：用74HC163構(gòu)成的七進(jìn)制計數(shù)器(同步置數(shù))74HC163的級聯(lián)電路00000000

0000~111111111111例：試分別利用十進(jìn)制計數(shù)器74LS160的異步置0和同步置數(shù)功能構(gòu)成八進(jìn)制計數(shù)器。

【答案】0000～0111CR=Q30000～0111LD=Q0Q1Q2例：試用反饋置0法把二進(jìn)制計數(shù)器74LS161構(gòu)成七進(jìn)制計數(shù)器。要求列出狀態(tài)轉(zhuǎn)換表和邏輯電路圖。【答案】

CR=Q0Q1Q2Q3Q2Q1Q0：0000～0110用74HC163來構(gòu)成一個十一進(jìn)制計數(shù)器。0000～1010（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（3）畫連線圖。SN-1＝S11-1＝S10＝1010（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0用74HC161來構(gòu)成一個十一進(jìn)制計數(shù)器。0000～1010SN＝S11＝1011例D0～D3可隨意處理D0～D3必須都接0SN-1＝S10＝1010用74HC163來構(gòu)成一個十一進(jìn)制計數(shù)器。0100～1110例例：試分別用計數(shù)狀態(tài)0000～1011實現(xiàn)十二進(jìn)制計數(shù)器(可選用的集成計數(shù)器74HC160～163)。

例：試分別用計數(shù)狀態(tài)0100～1111實現(xiàn)十二進(jìn)制計數(shù)器(可選用的集成計數(shù)器74HC160～163)。

(二)74HC192(手冊P80)

可預(yù)置8421碼十進(jìn)制同步加/減可逆計數(shù)器，它采用雙時鐘的邏輯結(jié)構(gòu)，加計數(shù)和減計數(shù)具有各自的時鐘通道，計數(shù)方向由時鐘脈沖進(jìn)入的通道來決定。清零預(yù)置數(shù)加計數(shù)減計數(shù)8421BCD74HC192串行級聯(lián)應(yīng)用加計數(shù)74HC192構(gòu)成1/N分頻器（減計數(shù)）（異步置數(shù)）00111000~00000000（38~00）此電路輸出占空比q﹥50﹪占空比q=t1/T(三)74HC290(手冊P84)74HC290為二-五-十進(jìn)制計數(shù)器，內(nèi)部有四個觸發(fā)器，第一個觸發(fā)器有獨立的時鐘輸入端CP0(下降沿有效)和輸出端Q0，構(gòu)成二進(jìn)制計數(shù)，其余三個觸發(fā)器以五進(jìn)制方式相連，其時鐘輸入為CP1(下降沿有效)，輸出端為Q1、Q2、Q3。

五進(jìn)制計數(shù)器狀態(tài)表二進(jìn)制計數(shù)器狀態(tài)表CP1Q3Q2Q100001001201030114100CP0Q00011

Q3Q2Q1

五進(jìn)制計數(shù)器

Q0

二進(jìn)制計數(shù)器

CP1CP0

74HC290二-五-十進(jìn)制計數(shù)器74HC290的基本工作方式a)十進(jìn)制(8421碼)b)十進(jìn)制(5421碼)c)二進(jìn)制d)五進(jìn)制CPQ0Q3Q2Q100000100012001030011401005100061001710108101191100CPQ3Q2Q1Q000000100012001030011401005010160110701118100091001542184210000000100100011010001010110011174HC290