集成電路制造課件

半導體集成電路專業(yè)：電子、微電時間：秋季學期2/6/20231集成電路的基本概念半導體集成電路的分類

半導體集成電路的幾個重要概念上節(jié)課內容要點2/6/20232內容概述集成電路雙極型集成電路MOS集成電路按器件類型分按集成度分SSI（100以下個等效門）MSI（<103個等效門）LSI（<104個等效門）VLSI（>104個以上等效門）TTL、ECLI2L等PMOSNMOSCMOS集成度、工作頻率、電源電壓、特征尺寸、硅片直徑按信號類型分模擬集成電路數(shù)字集成電路BiCMOS集成電路數(shù)模混合集成電路2/6/20233第一章集成電路制造工藝2/6/20235雙極集成電路的基本制造工藝雙極集成電路中的元件結構雙極集成電路的基本工藝MOS集成電路的基本制造工藝MOS集成電路中的元件結構MOS集成電路的基本工藝BiCMOS工藝內容提要2/6/20236本節(jié)課內容雙極集成電路的基本工藝雙極集成電路中元件結構2/6/202371.二極管（PN結）雙極集成電路的基本元素np2/6/202392.雙極型晶體管雙極集成電路的基本元素pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBEC2/6/202310CBENPNBEC?BECnpN+BEC2/6/202311BECpnBECpnnn雙極集成電路中元件的隔離介質隔離PN隔離BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S2/6/202313§1.1.2雙極集成電路元件的形成過程、結構和寄生效應BECpn+n-epin+P-SiP+P+S四層三結結構的雙極晶體管發(fā)射區(qū)(N+型)基區(qū)(P型)集電區(qū)(N型外延層)襯底(P型)雙極集成電路元件斷面圖n+-BL2/6/202314雙極集成電路等效電路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效電路隱埋層作用：1.減小寄生pnp管的影響2.減小集電極串聯(lián)電阻襯底接最低電位2/6/202315典型PN結隔離雙極集成電路中元件的形成過程2:第一次光刻----N+隱埋層擴散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si襯底N+隱埋層2/6/202317具體步驟如下：1．生長二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2

Si-襯底

SiO22/6/2023182．隱埋層光刻：涂膠腌膜對準曝光光源顯影2/6/202319P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN結隔離雙極集成電路中元件的形成過程3:外延層主要設計參數(shù)外延層的電阻率ρ;外延層的厚度Tepi;AA’Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化層消耗的外延厚度基區(qū)擴散結深TBL-uptepi-oxxmcxjc集電結耗盡區(qū)寬度隱埋層上推距離TTL電路：3～7μm模擬電路：7～17μm2/6/202321典型PN結隔離雙極集成電路中元件的形成過程4:第二次光刻----P隔離擴散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi2/6/202322典型PN結隔離雙極集成電路中元件的形成過程5:第三次光刻----P型基區(qū)擴散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL2/6/202323典型PN結隔離雙極集成電路中元件的形成過程7:第五次光刻----引線孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL2/6/202325典型PN結隔離雙極集成電路中元件的形成過程8:鋁淀積2/6/202326典型PN結隔離雙極集成電路中元件的形成過程9:第六次光刻----反刻鋁2/6/202327BECpn+n-epin+P+P+SP-Sin+-BL為了減小集電極串聯(lián)電阻,飽和壓降小，電阻率應取小.為了減小結電容,擊穿電壓高，外延層下推小,電阻率應取大;折中TTL電路：0.2Ω.cm模擬電路：0.5～5Ω.cm2/6/202329CBECSP+隔離擴散P基區(qū)擴散N+擴散接觸孔鋁線隱埋層AA’BB’CC’作業(yè):

1.畫出NPN晶體管的版圖，并標注各區(qū)域的摻雜類型（直接在圖上標）,寫出實現(xiàn)該NPN