計算機組成原理復習筆記

(完word版計機組成原理習筆記計算機組成原復習筆記前件知識:基本電路知識與、或、非、或、與非、或非等如表所:真表或

異

與

或AB

只0為0就1取反

相為

只0為1

只1為00001001110101110

0110

1110

1000第一章算系統概論1．算機系統組成計算機系統組:計算機組成原理由硬系統與軟件系統成。根據馮諾依的存程控制理五大部件組:運器、控制器、存儲器輸入設備和輸出設備。軟件系統：系軟件、應用軟件中央處理器）

運算器控制器主機

寄存器計算機系統

硬件系統軟件系統

內存儲器：，外設：輸入、輸出設備、外存儲器等操作系統系統軟件數據庫管理系統程序編譯工具通用軟件應用軟件特制軟件摩定：記價與時成比。2．算機系統性能指標字（理機長是指計算機理器一次能夠完成的二進制位數（16，32，64）.MIPS是指計算機處理器每秒執(zhí)百萬條指令.3．算機系統的層次結構

(完word版計機組成原理習筆記計算機系統的次結構分為五級以下所示：第第第第第第二章算法和運算器1。碼、反碼、補碼、移的計算方法性原碼碼

移正負零

原碼反碼補碼樣除符號位以外其余除符號位外其連同符號位一位取反0變1,1變位取反加（性質使用二進制表0）等于在反碼基礎之上加1）［+0］=00…00［+0]=00…00[+0］=[補[—0］［—0]=11…11…00反

移主用于示點中的碼補的值公：所有上數按數2n-1為所的位）乘后出和,這和結果是碼的真。算某數于或于個值條.例[X補）,［Y］）則XY的十制是多。22X=—0×2+1×2+1×2+0×2+1×2=8+4+1=10Y=-1×2+1×2+1×2+0×2+1×2=-8+4+1=(—1）102．碼、反碼、補碼、移的表示范圍n位二進位數）碼

范

定整

舉n=8

定小范原碼

—（2—1

n

—（1-2（1——127~+127

）2

-—1）反碼

—(2n-1-1)～+

-(nn-1

-127~+127-1)）

(完word版計機組成原理習筆記補

n—1

（2

）

-128～+127

—1~+（1-2—）移碼

-2—1~+（2

-1）

-128～+127

-1~+（1-2

-(n-1浮點數的表示圍就省略了3．BCD和ASCLL碼BCD:稱8421碼使4位進數才表現一位十進制數位）ASCLL碼用表示字符個字節(jié)位來表示，只使用了七.最前后位始終為0）.記住特的字符的ASCLL碼值：字符十制數ASCLL碼A651000001a97110000104801100004．驗碼：奇偶校驗奇偶校驗（含驗碼的個數）110101數奇校驗奇數個11101011偶校驗偶數個11101010

補充說明大小到小寫32。寫到大小—32字符在這三個上面即可獲得.奇偶校驗提供數個錯誤檢,無檢測偶數個錯誤，更無識別錯誤信息位置。5．形補碼與溢出判斷溢出方法:（1)雙符位兩個符號位異號,用或門實現變形補碼是判溢出的一種檢測方法采用變形補碼后，任何數，兩個符號都是0何數，兩個符號后都是“1果兩個數相加后，在符號位中出現“10"或“”則說明溢出。參考下判斷是否溢出。(2）符號位最高位的進位和符號位進位異號。結果溢出判斷據下表所示符位

結0011

0101

正數正溢出負溢出負數6．算器（1）運算是中央處理器的組成部分.主要能是完成計算機的算運算與邏輯運算。運算器的組成件有：算術輯算單(ALU數據緩沖寄存器、通寄存器、多路轉換器數據總線等邏輯構件。（2）提高算器高速性采用的措施

先行進位陣列乘除法流水線（3）74181ALU（術邏輯運算單元）算術輯算單元，支持16種邏運、16種算運組先進位（4)74182CLA(先進位發(fā)生器）先進位部件，可以實現多74181ALU的組間先行位組合形式（5）ALU的計：片內先行進位片間串行進位。位ALU和32位ALU的設計

(完word版計機組成原理習筆記(6）址:字節(jié)編址與字編址字編：某計算機內存字節(jié)編址，內存地址域從44000H到6BFFFH，有__(11）___K字節(jié)。若采用16K×4bit的SRAM芯片，成該內存區(qū)域共需___(12）___片。算法為6BFFFH—44000H+1H=28000H=163840/1024=160K（1+F=16逢十六進一,所6BFFFH+1H=6C000H)內存按字節(jié)編,這163839應是Byte160K采的SRAM芯片160/16×8/4=20片字址出量、長計算址圍例字32位存容量64KB,址圍64KB/32=64K*8/32=16K按字編址的尋范圍是0~64M。也即計算步驟：256M字=256＊1024＊8位，按計算機按32位字長單字編.則單字的位數32位，范圍為256*1024＊1024*8位/32位此外若計算機32位字長半字編址則半字的位數為16位，范為(256＊1024*1024*8位）/16位計算機按32位字長雙字址則雙字的位數為64位范圍為（256*1024*1024＊8位）/64=32M第三章多層次的存儲器1．儲器的層次因為對容量大速度快、成本低要要，在一個存儲器中要求時兼顧這三方是不容易的。多級存器體系結構，即使高速緩沖存儲器、主儲器、外存儲器，來解這個矛盾可以直接訪問內儲器（主存儲器和cache)，而能直接訪問外存儲器（盤和光盤2．存和內存比較存儲器內存儲器外存儲器

容量小大

速度快慢

價格高低3．導體隨機讀寫存儲器半導體隨機讀存儲器分為靜態(tài)隨機儲器(SRAM)和態(tài)隨機存儲器（DRAM的。存儲器用處刷新行列地址復用SRAMcache

不需要不DRAM

內存需要是4．DRAM的兩種刷新方式DRAM刷方式：集中式刷新、分式刷新；

(完word版計機組成原理習筆記集中式刷新：隔一段時間連接刷新有行。分散式刷新：隔一段時間刷新一行5．存的性能指標存儲容量、存時間、存儲周期、存器帶寬。存儲容量:存儲器中可以放內容的存儲單元總數。存取時間：一讀寫的時間。存儲周期：存器進行連續(xù)讀和寫操所允許的最短時間間隔存儲器帶寬：位時間內存取的信息（b/s,B/s做度存取時間、存周期、存儲器帶寬三概念反映了主存的速度標。6．儲器擴展存儲器容量的充主要有字長位數擴和字存儲容量擴展。(1)長位數擴展d=設要求的存儲器容量已芯片存儲容量例：利用1MX4位芯，設計一個存儲容量為1MX8位的SRAM存放器。d=(1MX8)/(1MX4)=2（片）(2）存儲容量擴展例：利用1MX8位芯，設計2MX8位DRAM存儲器。d=(2MX8）/片）7.地線與數據線一個512K×16的儲器，其地址線和數線的條數地址線:512K=512＊1024=2*219，以址線為19.數據線：16就數據線。8．讀存儲器和閃速存儲只讀存儲器（ROM掩模ROM，可編程ROM和EPROM)；閃速存儲器：Flash存儲器EPROM光擦可編程的只讀存器EPROM電擦可編程的只讀存器9．高存儲器訪問速度的法：

雙端口存儲兩套相互獨立的讀寫電路交叉存儲：同讀寫，順序傳送（流水)Cache：解決CPU和主存之間的速匹配問題10．址映射和替換算法知識點主存與Cache地址映射

名稱解主存中的一塊地址（塊號）和塊的容（)全聯射一起放在cache的行中，塊址存在cache行的標記部分中直映一種多對的映射關系，但一個主存只復制到cache中個特定位置。組聯射前兩種折方案.最不經常使用LFU）把段時間內訪問次數最少的那行數據換出Cache中換策近期最不經常使近長久未被訪的行換出。略）(LRU）隨機替換從特定位置隨機選取行換出即.11．擬存儲器采用虛擬存儲的主要目的是擴大存器空間，并能進行自動理。常用的虛擬存器系統由哪兩級存儲組成?主存—輔存第四章指令系統1．令

(完word版計機組成原理習筆記計算機程序由一系統機器指令組成.機器指令：被為指令，由操作碼字（操作性質）與地址碼段（操作,址，結果等）組.介于微指令與宏指令之。每一條指令可以完一個獨立的算術運算或輯運算操作。從操作數的物位置來說，可將指令結為三種類型：寄存器-寄器(存器存器型（儲器—存儲器(）2．令系統指令系統類別特點精簡指令系統(RISC）①.②③

選使頻率高一些單令指條少；指長固定指格種類，址方種少;只取/存指訪問儲，其指的作都寄器之進。復雜指令系統CISC）指多尋址方式多等。3．算機尋址方式尋址方式種類解釋隱含尋址指令中隱含著操作數的地址立尋指令中直接給出操作直尋指令中給出作在存中的存儲地址間尋指令中給出作地在內中的地寄器址指令中給出作在存器的地址。寄器接尋作地址通寄存中操作數在通用寄存器指的內存地址中偏移尋址直接與寄存器尋址方式結:相尋址，基址尋址，變尋址。段尋址微機中采這種尋址方式堆棧尋址寄存器堆棧和存儲器堆棧4．序控制類指令的功能？答：程序控制令用于程序執(zhí)行流程控制。程序控制指令又轉移令主要是改程執(zhí)行順.5．編語言特性：硬件相、編制難度大、執(zhí)行速快。第5章中處理器1．央處理器中央處理器CPU)作:指控制,操控制，數據加工。由運器、控制器和存器組構成。CPU中的主要寄存器有程序計數器PC)、指寄存器址寄存器沖寄存器DR)，通用寄存器(~R狀態(tài)條件寄存PSW）.032．作控制器名稱:操作件器作用根指令操作碼和時序信產生各種操作控制信號硬線制器原控制信號是指操作碼譯碼器輸出、m時序信號（節(jié)電位M,節(jié)拍脈沖）ik分類和態(tài)條件信號B的輯函數。j

公，M,T，Bmikj微序制器原理：主要由制存儲器、微指令寄器和地址轉移邏輯三大分組成，其中指令寄存器分微地址寄存器和微指寄存器兩部。原理圖如下圖示：

(完word版計機組成原理習筆記地址譯碼碼頭

指令寄存器OPIR微地址寄存器

狀態(tài)條件…地址轉移邏輯

微命令信號控制存儲器微命令寄存器

P字

…控制字段微程序控制器組成原理框圖3。令周期指令周期是指從主存取出一條指令加上執(zhí)行這條指令的時.4．平型微指令與垂直型指令比較比水平微令一可成多微作，直一次能成1到2個微較作。①水型微指令行操作能力強效高靈活性強，垂直型指令較差。②水型微指令行一條指令的時間短垂直型微指令執(zhí)行時間.③由平型微指解釋指令的微程序，微指令字較長而微程序的特點。垂直型微指令相反，微指令字較短微程序長。④水型微指令戶難以掌握，而垂直微指令與指令比較相似相對來,比較容易掌握.5．行處理技術并行性：并發(fā)是指兩個以上的事件同一時間間隔內發(fā)生。一個m段水線處理器提高的效率計算：第一條令m，他指令1，若有n條令則m+（n—1效率mn/［m+n-1]若n很大，則mn/［m+n-1]約等于mn/n，即m第六章總線系統1．統總線總線是構成計機系統的互聯機構，多個系統功能部件之間行數據傳遞的共通路.總路線分類解釋內部總線CPU內部連接各寄存器及運算部件之間的總線CPU同其他高速功能部件之間連接的總線分類名稱功能系統總路線據線傳數據控總供存、接口設的制信和應號及序號地總定存和I/O備口電的址I/O總路線I/O設備之間互連的總2．線仲裁方式按仲裁電路位分集中式仲裁

解釋每個功能模塊兩條線連到總線控制:一送仲裁器的總線請求信號線BR，一條是仲裁器送出的總線授權信號線BG。

(完word版計機組成原理習筆記分類說鏈查方式

在查詢鏈中離線最近的設備具有最優(yōu)先級,解釋離總線仲裁器遠，優(yōu)先級低優(yōu)點用很少線就可實現總線仲裁，易擴設備.缺點低先設備得響應,對路障最感.解釋計數器來實現先級的序列變更。計器時優(yōu)可改變優(yōu)先次序查方靈性是以增加數為代價的從開低缺點先設難得響。解釋

根據排隊電路,它根據一定的優(yōu)先次序定備請求的響應獨請方式響時最定響應設備時所費時間少。優(yōu)點對優(yōu)先次序的制相當靈活。缺點分散(分布式仲裁分布式仲裁不需要集中的總路線仲器每個潛在的主能模塊都有己仲裁號和仲裁要將自己的仲裁號與享的仲裁號進行比較,大于時裁號將被收回最后，獲勝者的仲裁留在仲裁總線上。3．總線系統從信息流的傳效率來看，單總線系工作效率最低。4．步通信比異步通信具較高的傳輸頻率的原因原因：用一個共的時鐘信號（統一序信)進行同步第七章外存與設備1．盤存儲器技術指標存密存容平存時間數傳率

解釋存儲密碼分為密度、位密度、面密?？梢源鎯Φ淖挚倲?。根據讀寫指令頭從一個位置轉移到新的記錄位置,至開始讀或寫數據所需要的時間。組成：尋道時，等待時間，數據傳時間。平均等時間等轉一圈時間的一半在單位時間內主機傳送數據的字節(jié)2．盤驅動器向盤片磁層錄數據時，采用的寫入式是串行的還并行?答采用的是并。第八章輸入輸出系統1．I/O控方式I/O控制方式程查方式程中方式直內訪問DMA方式

解釋實現方說明式是一種最簡單輸入輸出方式，數據輸靠計算機程序控件。程實由外設主動來知CPU中斷來?，F行程序，現轉中斷處理程。外設有中斷優(yōu)先級別說明的問題管斷請求隨,只在公操作時才處理中斷請求硬件實是一種全完由硬件執(zhí)行I/O交的工作方式。既慮到

(完word版計機組成原理習筆記現

中斷響應，又約中斷開銷通方

磁盤驅動器向片磁層記錄數據時，用的寫入方式是串行的還是并的？2．DMA控器與CPU分使用內存時，通常采用幾種方法答停CPU訪、周期挪用、和CPU交訪.采用DMA方傳送數據時，每傳送一個數據要占用一個存周的時.計算題1、整數原碼表示，反碼示，補碼表示和移碼表（用8位二進制表示,并設最高位為符號位，真值為7位如：—12解題思路：原碼：先將十制數換算成二進制表。將其使用八位二進制行表示，并將高位設置為符號位，正數是0表示，負數為1。這樣表示出的是原碼.反碼：正數的碼為原碼。負數為原除符號以外其余位取反原來為1的反碼中則為0，否則為1).補碼：正數的碼為原負數為反碼+1.注溢出的判斷（參考上的解釋移碼:正數負數的移碼都為補碼符位取反之后表。根據上述求解程得出：[-12]=10001100［-12]=11110011;[］=111110100=01110100；原反補移2、知X=(1100)2）2，變形補碼計算X+Y、—Y，指出是否溢.解題思路：先把X，Y原碼，補碼求.并在在補碼中使兩來來表示符號位進位情。用兩個數進行相加結果兩符號進位中出現01"和10”則出現溢出情況。01為溢，為負。減法中可以把減數當成負數行計算，則X—Y=X+—Y根據上述計算則結果：[X]=[X］補；[Y］=11101；[Y］補110010補=；X+Y=［X］+［Y]補。[X］

001100+［Y］

110010--—-—--———--—--——----——-------——[X+Y］

111110兩個符號位出了“11有出。X-Y=[X補—Y]補[X］

001100+［—Y]

————------—-—-—----———-—————---［X+Y］011001兩個符號位出了“”,表示正溢出3、原碼陣列乘法器計算X×Y,X為0011為。

(完word版計機組成原理習筆記解題思路：先出［原原。再出X｜和｜｜｜Y|［X]原=0011；[Y］=11101，[Y］=11101；|X；|Y；|Y｜X|X|=1101X11—---———---————11011101—-————--—-—————-—--100111固XXY］原100111.簡答題：1．個定點補碼整［N]=X……X，寫出補碼的真值公式。補nn0解的真值：X*2n-1+X*2n-2+….+X—n；補n-10例：[X]=011101;[Y］=111101;求其補碼真值；補補[X]補值為05+14

+1*2+1＊2

+0*2＊2

=0+16+8+4+0+1=29[Y]碼值為4

+1+1*2

2

+0＊2+1＊2

=-32+16+8+4+0+1=—32.利用定點小的補碼真值公式，解決問，P62的第2題例P62的第2題:設[x補=a7。a6a5…。a0,其ai取0，要x>-0。5，a0…的取。當a7=0時，無a6～0取什么值］補的真值都〉—0.5;當a7=1時，a6=1,a5~0之至少有一個不為。則［補的真值會—0；例補1.1110000，其真值；［x］補=

-1＊2

+1＊2+1-2

+1*-3+0*2—4+0-5

+0*2

—6+1*2—7

=0.125；3.指令和數據存放在內存中，計算機如從間和空間上區(qū)分它們是指令還是數據？從時間上講取指令事件發(fā)生在“取指周期數事件發(fā)生在執(zhí)行周期從空間上講存讀出的指令流向控器指令寄存器讀出數據流向運算器通用寄存器4。提存儲器速度采用哪些措施請說出至少五種施。①采用高器②采用cache(高速緩沖存器)③采用多體交叉存儲器④采用雙口儲器⑤加長存儲器的字長5.請說明指令期、機器周期、時鐘周期間關系。指令周期是指出并執(zhí)行一條指令的間，指令周期常常用若個CPU周期數來表示，周也稱為機器周期,而一CPU周期又包含若干個時鐘周期（也稱為節(jié)拍脈沖或T周期6。RISC指令系統的三個重要特是什么？（1）選取用頻率最高的一些簡單令，以及很有但不復雜的指令。(2）令長度固定，指令格式類少，尋址方種類少

A121587014AA121571(完word版計機組成原理習A121587014AA121571（3）只有數/存數指令訪問存儲器，其余指令的操作都在寄存器之間進行。應用題應題1、8K*8位EPROM芯片組成16K*16位只讀存儲器，試問（1)數據寄存器多少位？16（2）地址寄存器多少位？14（3)共需要多少個EPROM芯片?16K（8K）=4（4）畫出存儲器與的連接圖。

13A—8K×8

8K×88K×8

8K×8D-D

D-DD-D0解題過程:（下同）（1）數據寄存器位數就是就是擴充后的數據位數即＊16位的后一個16。（2）即

中14.（3）D=設計要求的儲容/已知芯片存儲容量（4）圖如上所示。8K*