微型計(jì)算機(jī)原理及應(yīng)用

微型計(jì)算機(jī)原理及應(yīng)用第1頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月第6章:存儲(chǔ)器

6.1概述6.1.1存儲(chǔ)器的分類

按信息存儲(chǔ)方式，半導(dǎo)體存儲(chǔ)器可分為隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM。1）隨機(jī)存取存儲(chǔ)器RAM——計(jì)算機(jī)在運(yùn)行期間，這種存儲(chǔ)器中的信息可隨時(shí)讀出或?qū)懭搿?）只讀存儲(chǔ)器ROM——機(jī)器運(yùn)行期間其信息只能讀出不能寫(xiě)入。根據(jù)信息寫(xiě)入的方式，常用的ROM類型有：掩膜式ROM、可編程ROM、可擦除PROM、電可擦除PROM、快速整體電擦除第2頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月

雙極型RAM隨機(jī)存取存儲(chǔ)器靜態(tài)RAM（RAM）MOS型RAM 半導(dǎo)體動(dòng)態(tài)RAM存儲(chǔ)體掩膜式ROM可編程（PROM）只讀存儲(chǔ)器紫外線可擦除PROM（EPROM）（ROM）電可擦除PROM（E2PROM）閃速存儲(chǔ)器FLASHMEMORY

圖6-1半導(dǎo)體存儲(chǔ)器的分類第3頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.1.2半導(dǎo)體存儲(chǔ)器的性能指標(biāo)1、存儲(chǔ)容量2、存取速度內(nèi)存儲(chǔ)器的存取速度一般用最大存取時(shí)間或存取周期來(lái)描述。3、功耗半導(dǎo)體存儲(chǔ)器的功耗包括“維持功耗”和“操作功耗”。4、可靠性可靠性一般是指存儲(chǔ)器抗外界電磁場(chǎng)、溫度等因素變化干擾的能力。5、價(jià)格第4頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.2隨機(jī)存取存儲(chǔ)器RAM包括靜態(tài)RAM和動(dòng)態(tài)RAM6.2.1半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成圖6-2隨機(jī)存儲(chǔ)器結(jié)構(gòu)示意框圖

第5頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月1、存儲(chǔ)矩陣基本電路——能夠寄存二進(jìn)制信息的電路存儲(chǔ)體——基本電路的集合體2、地址譯碼器（1）單譯碼方式

圖6-3單譯碼方式的存儲(chǔ)器結(jié)構(gòu)示意圖

第6頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月（2）雙譯碼方式

圖6-4雙譯碼方式的存儲(chǔ)器結(jié)構(gòu)示意圖

第7頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月3、存儲(chǔ)器控制電路讀寫(xiě)控制信號(hào)有以下幾種表示方法：1）OD(OutputDisable)輸出禁止引線端。高2）OE(OutputDisable)輸出開(kāi)放引線端。3）R/W（Read/Write）讀/寫(xiě)控制引線端。4）WE寫(xiě)開(kāi)放引線端，低電平有效時(shí)，數(shù)據(jù)總線上的數(shù)據(jù)被寫(xiě)入被尋址的單元。4、三態(tài)雙向緩沖器

第8頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.2.2靜態(tài)RAM1、靜態(tài)基本存儲(chǔ)單元電路（1）NMOS靜態(tài)基本存儲(chǔ)電路1）NMOS靜態(tài)基本存儲(chǔ)電路的組成圖6-5NMOS靜態(tài)基本存儲(chǔ)電路

第9頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月2）NMOS靜態(tài)基本存儲(chǔ)電路的工作過(guò)程①靜止?fàn)顟B(tài)②讀出操作③寫(xiě)入操作

（2）CMOS靜態(tài)基本存儲(chǔ)電路1）CMOS靜態(tài)基本存儲(chǔ)電路的組成第10頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月2）CMOS靜態(tài)基本存儲(chǔ)電路工作過(guò)程圖6-6COMS基本存儲(chǔ)電路第11頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月2、靜態(tài)RAM的電路結(jié)構(gòu)

圖6-7靜態(tài)RAM芯片的結(jié)構(gòu)示意圖第12頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月3、靜態(tài)RAM芯片舉例工作方式讀LHL寫(xiě)LLH為選通HXX表6-16116的控制方式功能表第13頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月圖6-8HM6116的引腳排列及邏輯符號(hào)

第14頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.2.3動(dòng)態(tài)RAM1、動(dòng)態(tài)基本存儲(chǔ)電路（1）動(dòng)態(tài)基本存儲(chǔ)電路的基本組成行選線列選線Q1Q2C1C2圖6-9動(dòng)態(tài)基本存儲(chǔ)電路（2）動(dòng)態(tài)基本存儲(chǔ)電路的操作過(guò)程第15頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月2、動(dòng)態(tài)存儲(chǔ)器芯片舉例第16頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月圖6-102164引腳排列、內(nèi)部結(jié)構(gòu)第17頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月3、動(dòng)態(tài)存儲(chǔ)器的刷新方式CPU利用刷新周期進(jìn)行刷新操作，刷新周期往往與讀/寫(xiě)周期相等。根據(jù)刷新周期時(shí)間的不同，通常有三種刷新方式：（1）定時(shí)集中刷新方式（2）非同步的刷新方式（3）同步刷新方式4、同步刷新方式實(shí)例第18頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.2.4RAM存儲(chǔ)容量的擴(kuò)展方法1、位擴(kuò)展方式2、字?jǐn)U展方式

圖6-11位擴(kuò)展方式連接方式第19頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月3、字位擴(kuò)展方式

圖6-12字?jǐn)U充連接方式第20頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.2.5RAM存儲(chǔ)器與CPU的連接

圖6-13用2114芯片組組成4096×8存儲(chǔ)器

第21頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月1、數(shù)據(jù)總線的連接

2、地址總線的連接3、控制總線的連接MEMWWRM/IOMEMRRD＆＆圖6-14存儲(chǔ)器讀/寫(xiě)控制邏輯第22頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.3只讀存儲(chǔ)器ROM6.3.1只讀存儲(chǔ)器的結(jié)構(gòu)圖6-15ROM的結(jié)構(gòu)框圖第23頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月圖6-1616×1位的陣列第24頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.3.2只讀存儲(chǔ)器的分類只讀存儲(chǔ)器ROM常分為下列三種：1、掩膜式ROM2、現(xiàn)場(chǎng)編程ROM3、可改寫(xiě)的PROM6.3.3PROM基本存儲(chǔ)電路圖6-17熔絲式PROM基本存儲(chǔ)電路第25頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.3.4典型PROM芯片表6-182764引腳與其他型號(hào)對(duì)應(yīng)關(guān)系第26頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月圖6-192864A引腳第27頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.4高速緩存存儲(chǔ)器Cache

6.4.1Cache存儲(chǔ)器原理1、原理

2、Cache的命中率6.4.2Cache存儲(chǔ)器組織1、地址映像

圖6-20Cache的基本結(jié)構(gòu)

第28頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月（1）直接映像圖6-21直接映像的Cache組織

第29頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月（2）全相聯(lián)映像圖6-22全相聯(lián)映像的Cache組織

第30頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月（3）組相聯(lián)映像圖6-23組相聯(lián)映像的Cache組織

第31頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月2、替換算法(1)先進(jìn)先出算法（FIFO）(2)近期最少使用算法（LRU）(3)隨機(jī)替換法（RAND)6.5存儲(chǔ)器系統(tǒng)與CPU系統(tǒng)連接實(shí)例6.5.1EPROM、RAM子系統(tǒng)與CPU主系統(tǒng)的連接第32頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月圖6-24EPROM、RAM組成的8位存儲(chǔ)器子系統(tǒng)

第33頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.5.28086CPU的最小模式與靜態(tài)RAM的連接

圖6-25最小模式連接的靜態(tài)RAM存儲(chǔ)器

第34頁(yè)，課件共35頁(yè)，創(chuàng)作于2023年2月6.5.3存儲(chǔ)器芯片同CPU連接時(shí)要注意的問(wèn)題①存儲(chǔ)器的地