第五章 中央處理機(jī)

計(jì)算機(jī)組成原任課教師：葉曉霞廣東海洋大學(xué)信息學(xué)院計(jì)算機(jī)系

信計(jì)1091-1092E-mail:xiaoxia7761@計(jì)算機(jī)組成原理第5章中央處理器

5.1CPU的組成和功能 5.7流水CPU5.2

指令周期

5.8RISCCPU5.3時(shí)序產(chǎn)生器和控制方式

5.4微程序控制器

5.5

硬布線控制器

當(dāng)代主流計(jì)算機(jī)所遵循的仍然是馮.諾依曼的“存儲(chǔ)程序、程序控制”思想

程序告訴計(jì)算機(jī)：應(yīng)該逐步執(zhí)行什么操作；在什么地方找到用來(lái)操作的數(shù)據(jù)，結(jié)果存到何處等

中央處理器是控制計(jì)算機(jī)自動(dòng)完成取出指令和執(zhí)行指令任務(wù)的部件。它是計(jì)算機(jī)的核心部件，通常簡(jiǎn)稱為CPU（CentralProcessingUnit）5.1CPU的功能和組成5.1.1CPU的功能

★指令控制

保證機(jī)器按程序規(guī)定的順序取出指令執(zhí)行★操作控制

CPU產(chǎn)生每條指令所對(duì)應(yīng)的操作信號(hào)，并把各種操作信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作★時(shí)間控制

對(duì)各種操作的實(shí)施時(shí)間進(jìn)行定時(shí)★數(shù)據(jù)加工

對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理5.1.2CPU的基本組成

控制器完成對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)操作的協(xié)調(diào)與指揮。

(1)控制機(jī)器從內(nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置；

(2)對(duì)指令進(jìn)行譯碼，并產(chǎn)生相應(yīng)的操作控制信號(hào)，送往相應(yīng)的部件，啟動(dòng)規(guī)定的動(dòng)作；

(3)指揮并控制CPU、內(nèi)存與輸入/輸出（I/O）設(shè)備之間數(shù)據(jù)流動(dòng)的方向運(yùn)算器是數(shù)據(jù)加工處理部件，所進(jìn)行的全部操作由控制器發(fā)出的控制信號(hào)指揮。

(1)執(zhí)行所有的算術(shù)運(yùn)算；

(2)執(zhí)行所有的邏輯運(yùn)算，并進(jìn)行邏輯測(cè)試

Cache分為指令Cache和數(shù)據(jù)Cache，是主存部分內(nèi)容的副本。 5.1.3

CPU中的主要寄存器

數(shù)據(jù)緩沖寄存器（DR）暫時(shí)存放由內(nèi)存讀出或?qū)懭氲闹噶罨驍?shù)據(jù)字指令寄存器（IR）保存當(dāng)前正在執(zhí)行的一條指令程序計(jì)數(shù)器（PC）確定下一條指令的地址地址寄存器（AR）保存當(dāng)前CPU所訪問(wèn)的數(shù)據(jù)所在內(nèi)存單元的地址累加寄存器（AC）最常使用的一個(gè)通用寄存器（為ALU提供工作區(qū)）狀態(tài)條件寄存器（PSW）保存由算術(shù)和邏輯指令的結(jié)果建立的各種條件碼CPU的基本模型5.1.4操作控制器與時(shí)序產(chǎn)生器

操作控制器在各寄存器之間建立數(shù)據(jù)通路（傳送信息的通路）操作控制器的功能:就是根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種操作控制信號(hào)，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制。操作控制器分為2種：硬布線控制器：采用時(shí)序邏輯技術(shù)實(shí)現(xiàn)微程序控制器：采用存儲(chǔ)邏輯來(lái)實(shí)現(xiàn)時(shí)序產(chǎn)生器產(chǎn)生并發(fā)出計(jì)算機(jī)所需要的時(shí)序控制信號(hào)，即對(duì)各種操作信號(hào)實(shí)施時(shí)間上的控制。5.2

指令周期—讀取指令指令地址送入主存地址寄存器讀主存，讀出內(nèi)容送入指令寄存器—分析指令—按指令規(guī)定內(nèi)容執(zhí)行指令不同指令的操作步驟數(shù)和具體操作內(nèi)容差異很大—檢查有無(wú)中斷請(qǐng)求若無(wú)，則轉(zhuǎn)入下一條指令的執(zhí)行過(guò)程形成下一條指令地址指令的執(zhí)行過(guò)程取指令執(zhí)行指令5.2.1指令周期的基本概念

指令周期

:

CPU從內(nèi)存取出一條指令并執(zhí)行完這條指令的時(shí)間總和

CPU周期

:

又稱機(jī)器周期（總線周期），CPU訪問(wèn)內(nèi)存所花的時(shí)間較長(zhǎng)，因此用CPU從內(nèi)存讀取一條指令字的所需的最短時(shí)間來(lái)定義

時(shí)鐘周期

:

通常稱為節(jié)拍脈沖或T周期。一個(gè)CPU周期包含若干個(gè)時(shí)鐘周期T

相互關(guān)系：

1個(gè)指令周期=若干個(gè)CPU周期

1個(gè)CPU周期=若干T周期

取指時(shí)間＋執(zhí)行指令時(shí)間取指時(shí)間指令周期·CPU周期

·時(shí)鐘周期

任何一條指令，指令周期至少需要兩個(gè)CPU周期。020

CLA

；累加器清0021

ADD30

；（AC）+（30）→AC

022

STA40

；（AC）→(40)023

NOP

；

空操作

024

JMP21

；

21→PC…030000006 ;數(shù)據(jù)

…040存和數(shù) ;數(shù)據(jù)5條典型指令構(gòu)成的簡(jiǎn)單程序一個(gè)CPU周期一個(gè)CPU周期取指令階段執(zhí)行指令階段開(kāi)始取指令PC+1對(duì)指令譯碼執(zhí)行指令取下條指令PC+15.2.2CLA指令的指令周期020

CLA

；累加器清0取出CLA指令算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+10000202021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000020CLACLA000021000000執(zhí)行CLA指令5.2.3

ADD指令的指令周期

一個(gè)CPU周期一個(gè)CPU周期取指令階段執(zhí)行指令階段開(kāi)始取指令PC+1對(duì)指令譯碼送操作數(shù)地址取下條指令PC+1取出操作數(shù)執(zhí)行加操作一個(gè)CPU周期021

ADD30

；（AC）+（30）→AC算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+12021222324303140CLAADD30STA40NOPJMP21000006000021ADDADD300000210000220000300000060+6=6000006取出并執(zhí)行ADD指令5.2.4

STA指令的指令周期

022

STA40

；（AC）→(40)算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRCPUALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000022STASTA40000022000023000040000006000006000006取出并執(zhí)行STA指令5.2.5NOP指令和JMP指令的指令周期023

NOP

；空操作

024

JMP21

；21→PC算術(shù)邏輯單元狀態(tài)條件寄存器程序計(jì)數(shù)器PC地址寄存器AR地址總線ABUS數(shù)據(jù)總線DBUS累加器AC緩沖寄存器DRALU指令寄存器IR指令譯碼器操作控制器時(shí)序產(chǎn)生器時(shí)鐘狀態(tài)反饋取指控制執(zhí)行控制cccc+120212223243040CLAADD30STA40NOPJMP21000006000024JMP21JMP21000024000021000006000006000025000021取出并執(zhí)行JMP指令5.2.7用方框圖語(yǔ)言表示指令周期在進(jìn)行計(jì)算機(jī)設(shè)計(jì)時(shí)，可以采用方框圖語(yǔ)言來(lái)表示指令周期。一個(gè)方框代表一個(gè)CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制操作。菱形符號(hào)表示某種判別或測(cè)試，時(shí)間上依附于緊接它的前面一個(gè)方框的CPU周期?！皛”符號(hào)表示一條指令已經(jīng)執(zhí)行完畢，轉(zhuǎn)入公操作。所有指令的取指周期都是一個(gè)CPU周期，但執(zhí)行周期因?yàn)槊織l指令的功能不同而各不相同。框圖中DBUS數(shù)據(jù)總線，ABUS(D)數(shù)存地址總線，ABUS(I)指存地址總線，RD(D)數(shù)存讀命令，WE(D)數(shù)存寫命令，RD(D)指存讀命令5條典型指令方框圖例：如下所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計(jì)數(shù)器(具有自增功能)，M為主存(受R/W信號(hào)控制)，AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號(hào)決定完成何種操作，控制信號(hào)G控制的是一個(gè)門電路。另外，線上標(biāo)注有小圈表示有控制信號(hào)，例中yi表示y寄存器的輸入控制信號(hào)，R1o為寄存器R1的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。(1)“ADDR2，R0”指令完成(R0)+(R2)→R0的功能操作，畫出其指令操作流程圖，假設(shè)該指令的地址已放入PC中。并列出相應(yīng)的微操作

控制信號(hào)序列。

(2)“SUBR1，R3”指令完成(R3)-(R1)→R3的操作，畫出其指令操作流程圖，并列出相應(yīng)的微操作控制信號(hào)序列?！猓骸?/p>

譯碼↓↓↓PCO，G，ARiDRO

，G，IRi

R/W=0(讀)R2O

，G，Yi

R0O,G,Xi+,G,R0i↓↓

PC→AR等待讀PC+1

DR→IR

R2→Y

R0→X

R/W（讀）R0+R2→

R0↓↓↓

譯碼↓↓↓↓↓

PC→AR等待讀PC+1

DR→IR

R3→Y

R1→X

R/W（讀）R3-R1→

R3～～R3O

，G，Yi

R1O,G,Xi－,G,R0i↓～例：參見(jiàn)下圖數(shù)據(jù)通路，畫出數(shù)據(jù)指令“STA(R2)R1”的指令操作流程圖，其含義是將寄存器R1的內(nèi)容傳送至（R2）為地址的貯存單元中。標(biāo)出各微操作信號(hào)序列。解：↓↓↓

譯碼↓↓↓PCO，G，ARiDRO

，G，IRi

R/W=0(讀)R2O

，G，ARi

R1O,G,DRi

R/W=1(寫)↓↓

PC→AR等待讀PC+1

DR→IR

R2→AR

R1→DR

等待寫

R/W（讀）

R/W（寫）5.3

時(shí)序產(chǎn)生器和控制方式

用二進(jìn)制碼表示的指令和數(shù)據(jù)都放在內(nèi)存里，那么CPU是怎樣識(shí)別出它們是數(shù)據(jù)還是指令呢?

從時(shí)間上來(lái)說(shuō):取指令事件發(fā)生在指令周期的第一個(gè)CPU周期中，即發(fā)生在“取指令”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個(gè)CPU周期中，即發(fā)生在“執(zhí)行指令”階段。

從空間上來(lái)說(shuō):如果取出的代碼是指令，那么一定經(jīng)DR送往指令寄存器IR，如果取出的代碼是數(shù)據(jù)，那么一定送往運(yùn)算器。時(shí)間控制對(duì)計(jì)算機(jī)來(lái)說(shuō)是非常重要的！[思考]時(shí)序部件作用：用來(lái)產(chǎn)生執(zhí)行機(jī)器指令過(guò)程中的各種時(shí)序信號(hào)，在各條不同指令的不同機(jī)器周期的不同節(jié)拍中應(yīng)產(chǎn)生什么微操作控制信號(hào)是由指令操作流程圖嚴(yán)格地規(guī)定的，所以時(shí)序部件實(shí)質(zhì)上只需要產(chǎn)生各個(gè)機(jī)器周期中的節(jié)拍信息。時(shí)序信號(hào)：它由時(shí)序信號(hào)產(chǎn)生器產(chǎn)生，類似“作息時(shí)間”的東西，使計(jì)算機(jī)可以準(zhǔn)確、迅速、有條不紊地工作。操作控制器就利用定時(shí)脈沖的順序和不同的脈沖間隔，有條理、有節(jié)奏地指揮機(jī)器的動(dòng)作，規(guī)定在這個(gè)脈沖到來(lái)時(shí)做什么，在那個(gè)脈沖到來(lái)時(shí)又做什么，給計(jì)算機(jī)各部分提供工作所需的時(shí)間標(biāo)志。5.3.1時(shí)序信號(hào)的作用和體制

計(jì)算機(jī)的協(xié)調(diào)動(dòng)作需要時(shí)間標(biāo)志，而且需要采用多級(jí)時(shí)序體制。而時(shí)間標(biāo)志則用時(shí)序信號(hào)來(lái)體現(xiàn)。時(shí)序信號(hào)最基本的體制是電位-脈沖制。

硬布線控制器中，時(shí)序信號(hào)往往采用主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖三級(jí)體制。主狀態(tài)周期（指令周期）：包含若干個(gè)節(jié)拍周期，可以用一個(gè)觸發(fā)器的狀態(tài)持續(xù)時(shí)間來(lái)表示節(jié)拍電位（機(jī)器周期）：表示一個(gè)CPU周期的時(shí)間，包含若干個(gè)節(jié)拍脈沖節(jié)拍脈沖（時(shí)鐘周期）：表示較小的時(shí)間單位

微程序控制器中，時(shí)序信號(hào)則一般采用節(jié)拍電位-節(jié)拍脈沖二級(jí)體制。節(jié)拍脈沖節(jié)拍電位1主狀態(tài)周期節(jié)拍電位2主狀態(tài)周期-節(jié)拍電位-節(jié)拍脈沖數(shù)據(jù)準(zhǔn)備好后，以電位的方式送觸發(fā)器控制信號(hào)來(lái)到后，用一個(gè)脈沖信號(hào)把數(shù)據(jù)裝入觸發(fā)器數(shù)據(jù)：電位控制信號(hào)：脈沖節(jié)拍電位-節(jié)拍脈沖RDWET1T2T3T4RD°WE°T1°T2°T3°T4°RD’WR’Φ提供頻率穩(wěn)定且電平匹配的方波時(shí)鐘脈沖信號(hào)，由石英晶體振蕩器組成在機(jī)器上電后立即開(kāi)始產(chǎn)生時(shí)鐘脈沖序列，直至關(guān)電源為止，不允許有任何的間斷。它相當(dāng)于人的脈搏。產(chǎn)生一組有序的間隔相等或不等的脈沖序列啟動(dòng)停機(jī)5.3.2時(shí)序信號(hào)產(chǎn)生器

啟?？刂七壿嫻?jié)拍脈沖和讀寫時(shí)序譯碼邏輯環(huán)形脈沖發(fā)生器時(shí)鐘脈沖源只有通過(guò)啟停邏輯部件將機(jī)器啟動(dòng)起來(lái)，時(shí)序部件才開(kāi)始產(chǎn)生節(jié)拍信息（節(jié)拍電位和節(jié)拍脈沖），以控制全機(jī)開(kāi)始工作。時(shí)序信號(hào)產(chǎn)生器DCPQQ。。RSDCQQ節(jié)拍電位與節(jié)拍脈沖時(shí)序關(guān)系圖

①當(dāng)R端有效時(shí)(即為低)，將觸發(fā)器置0②當(dāng)S端有效時(shí)，將觸發(fā)器置1③當(dāng)R、S都無(wú)效且CP在上升沿時(shí)，將信息從D打入觸發(fā)器節(jié)拍信號(hào)發(fā)生器啟?？刂七壿?.3.3控制方式控制不同操作序列時(shí)序信號(hào)的方法叫做控制器的控制方式1.同步控制方式

已定的指令在執(zhí)行時(shí)所需的CPU周期（機(jī)器周期）數(shù)和時(shí)鐘周期數(shù)都固定不變。例如采用完全統(tǒng)一的機(jī)器周期執(zhí)行各種不同的指令，特點(diǎn):時(shí)序關(guān)系簡(jiǎn)單,但以犧牲速度為代價(jià).2.異步控制方式

控制器發(fā)出某一操作控制信號(hào)后，等待執(zhí)行部件完成操作后發(fā)“回答”信號(hào)，再開(kāi)始新的操作。用這種方式形成的操作控制序列沒(méi)有固定的CPU周期數(shù)（節(jié)拍電位）或嚴(yán)格的時(shí)鐘周期（節(jié)拍脈沖）與之同步。特點(diǎn):無(wú)時(shí)間浪費(fèi),但時(shí)序控制比較復(fù)雜.3.聯(lián)合控制方式

同步控制和異步控制相結(jié)合的方式CPU周期取指周期CPU周期取源數(shù)CPU周期取目標(biāo)數(shù)CPU周期執(zhí)行周期P0P1P2W0W1完全同步控制方式W0W1…Wi第N條指令結(jié)束應(yīng)答W0W1…Wj第N+1條指令結(jié)束應(yīng)答啟動(dòng)下一條W0W1…Wk第N+2條指令結(jié)束應(yīng)答異步控制方式啟動(dòng)下一條i、j、k不一定相等一般采用兩條定時(shí)控制線：“請(qǐng)求”線和“回答”線5.4微程序控制器微程序控制器同硬布線控制器相比較，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)它利用軟件方法（微程序設(shè)計(jì)技術(shù)）來(lái)設(shè)計(jì)硬件微程序控制的基本思想就是把操作控制信號(hào)編成所謂的“微指令”，存放到一個(gè)只讀存儲(chǔ)器里（控制存儲(chǔ)器CM）。當(dāng)機(jī)器運(yùn)行時(shí)，一條又一條地讀出這些微指令，從而產(chǎn)生全機(jī)所需要的各種操作控制信號(hào)，使相應(yīng)部件執(zhí)行所規(guī)定的操作。1、微命令和微操作處理器內(nèi)部可以分為：控制部件和執(zhí)行部件微命令：控制部件向執(zhí)行部件發(fā)出的控制命令微操作：執(zhí)行部件接受微命令后所進(jìn)行的操作 （微操作在執(zhí)行部件中是最基本的操作）微指令：實(shí)現(xiàn)一定操作功能的一組微命令微程序：實(shí)現(xiàn)一條機(jī)器指令功能的微指令序列指令系統(tǒng)＝所有指令，指令＝微程序微程序＝若干微指令，微指令＝一組微命令微命令→微操作機(jī)器指令與微指令程序機(jī)器指令1機(jī)器指令2機(jī)器指令i機(jī)器指令n……..………微指令2微指令1微指令i微指令n……..……..微程序微操作微操作在執(zhí)行部件中是最基本的操作，可分為兩種:相容性的微操作：指在同時(shí)或同一個(gè)CPU周期內(nèi)可以并行執(zhí)行的微操作。相斥性的微操作：指不能在同時(shí)或不能在同一個(gè)CPU周期內(nèi)并行執(zhí)行的微操作。在簡(jiǎn)單運(yùn)算器模型中，R1、R2、R3三個(gè)寄存器通過(guò)多路開(kāi)關(guān)輸入ALU,ALU的結(jié)果可以同時(shí)送往三個(gè)寄存器。多路開(kāi)關(guān)的每個(gè)開(kāi)關(guān)門有控制器中相應(yīng)的微命令（4、5、6、7、8、9）來(lái)控制，R1R2R3的時(shí)鐘輸入端由1、2、3加以控制。假定只有+、-、M（傳送）三種操作。則1、2、3是相容的微操作可以同時(shí)進(jìn)行，4、6、8是相斥的微操作。簡(jiǎn)單運(yùn)算器數(shù)據(jù)通路圖2、微指令和微程序微指令的基本格式由兩部分組成：操作控制部分：用來(lái)發(fā)出管理和指揮全集工作的控制信號(hào)，每一位表示一個(gè)微命令。順序控制部分：用來(lái)確定產(chǎn)生下一條微指令的地址。微指令格式舉例可看出：20位控制字段可分別產(chǎn)生20個(gè)微命令，任何一條微指令要并行產(chǎn)生哪些微命令，只需將相應(yīng)位置“1”。微地址字段占8位，表明控制存儲(chǔ)器可存放256條微指令。條件測(cè)試字段占2位，采用編碼方式，最多可有3個(gè)供測(cè)試的外部條件，加上不轉(zhuǎn)移的情況正好構(gòu)成4種編碼。條件測(cè)試字段的長(zhǎng)度取決于微指令可判定的外部條件的個(gè)數(shù)。如果外部條件有4個(gè)，考慮到還有無(wú)條件轉(zhuǎn)移的情況，采用編碼方式條件測(cè)試字段至少應(yīng)有3位；微指令地址字段的長(zhǎng)度取決于控制存儲(chǔ)器的總字?jǐn)?shù)。3、微程序控制器原理框圖微程序控制器組成：主要由控制存儲(chǔ)器、微指令寄存器（微地址寄存器和微命令寄存器）及地址轉(zhuǎn)移邏輯三大部分組成。①控制存儲(chǔ)器CM:用來(lái)存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序，它是一種只讀存儲(chǔ)器。一旦微程序固化，機(jī)器運(yùn)行時(shí)則只讀不寫。其工作過(guò)程是：每讀出一條微指令，則執(zhí)行這條微指令；接著又讀出下一條微指令，又執(zhí)行這一條微指令……。讀出一條微指令并執(zhí)行微指令的時(shí)間總和稱為一個(gè)微指令周期?？刂拼鎯?chǔ)器的字長(zhǎng)就是微指令字的長(zhǎng)度，其存儲(chǔ)容量視機(jī)器指令系統(tǒng)而定，即取決于微程序的數(shù)量。對(duì)控制存儲(chǔ)器的要求是速度快，讀出周期要短。②微指令寄存器:

用來(lái)存放由控制存儲(chǔ)器讀出的一條微命令信息。③地址轉(zhuǎn)移邏輯:

微程序出現(xiàn)轉(zhuǎn)移時(shí)，自動(dòng)修改微地址?！笆M(jìn)制加法”指令：用BCD碼完成十進(jìn)制的加法運(yùn)算。壓縮的BCD碼：用4位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)

例：(59)10＝(01011001)BCD非壓縮的BCD碼：用8位二進(jìn)制數(shù)表示1位十進(jìn)制數(shù)例：(59)10＝(0000010100001001)BCD數(shù)字的ASCII碼是一種非壓縮的BCD碼（高4位沒(méi)有意義）

DIGIT ASCII BCD0 30H 001100001 31H 001100012 32H 00110010… … …9 39H 001110014、微程序舉例采用BCD碼后，在二數(shù)相加的和數(shù)小于等于9時(shí)，十進(jìn)制運(yùn)算的結(jié)果是正確的；而當(dāng)二數(shù)相加的和數(shù)大于9時(shí)，結(jié)果不正確，必須加6修正后才能得到正確結(jié)果。十進(jìn)制加法指令19壓縮BCD:00011001

2700100001+110

+08+00001000

(00100111)BCDAF=1

16壓縮BCD:00010110

3000101010+110

+14+00010100

(00110000)BCD十進(jìn)制加法微程序假定指令存放在指存中，數(shù)據(jù)a,b及常數(shù)6已存放在R1、R2、R3三個(gè)寄存器中，因此完成十進(jìn)制加法的微程序中，執(zhí)行周期要求先進(jìn)行a+b+6運(yùn)算，然后判斷結(jié)果有無(wú)進(jìn)位：當(dāng)進(jìn)位標(biāo)志Cy=1,不減6；當(dāng)Cy=0，減去6，從而獲得正確結(jié)果。例：跟據(jù)下列微程序流程圖和微指令的格式，請(qǐng)?jiān)O(shè)計(jì)十進(jìn)制加法指令“ADDR2,R1”的微程序。微程序流程圖：微指令的格式：解：該十進(jìn)制加法指令的微程序?yàn)椋?0000000

0000111110001000000000010100100100000000000000001001

010001001100000000000100000000

010001001001000000000000000000(10)(01)5、CPU周期與微指令周期的關(guān)系在串行方式的微程序控制器中，微指令周期等于讀出微指令的時(shí)間加上執(zhí)行該條微指令的時(shí)間。為了保證整個(gè)機(jī)器控制信號(hào)的同步，可以將一個(gè)微指令周期時(shí)間設(shè)計(jì)得恰好和CPU周期時(shí)間相等。比如，一個(gè)CPU周期包含四個(gè)節(jié)拍脈沖T1~T4，可用T4作為讀取微指令的時(shí)間，用T1+T2+T3時(shí)間作為執(zhí)行微指令的時(shí)間。程序計(jì)數(shù)器PC地址寄存器AR緩沖寄存器DR指令寄存器IR微地址寄存器μAR微指令寄存器μIR主存儲(chǔ)器控制存儲(chǔ)器CM微命令地址譯碼器地址譯碼機(jī)器指令級(jí)微指令級(jí)6、機(jī)器指令與微指令的關(guān)系一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序，微程序由若干條微指令序列組成。前者與內(nèi)存儲(chǔ)器有關(guān)，后者與控制存儲(chǔ)器有關(guān)。5.4.2微程序設(shè)計(jì)技術(shù)如何確定微指令的結(jié)構(gòu)是微程序設(shè)計(jì)的關(guān)鍵設(shè)計(jì)微指令結(jié)構(gòu)追求的目標(biāo)：（1）有利于縮短微指令字長(zhǎng)度；（2）有利于減少控制存儲(chǔ)器的容量；（3）有利于提高微程序的執(zhí)行速度；（4）有利于對(duì)微指令的修改；（5）有利于提高微程序設(shè)計(jì)的靈活性。1、微命令編碼就是對(duì)微指令中的操作控制字段采用的表示方法。通常有以下三種方法：1、微命令編碼（1）直接表示法（不譯法）：特點(diǎn)是操作控制字段中的每一位代表一個(gè)微命令。優(yōu)點(diǎn)：簡(jiǎn)單直觀，其輸出直接用于控制；缺點(diǎn)：微指令字較長(zhǎng)，使控制存儲(chǔ)器容量較大。（2）編碼表示法：把一組相斥性的微命令信號(hào)組成一個(gè)小組（即一個(gè)字段），然后通過(guò)小組譯碼器對(duì)每一個(gè)微命令信號(hào)進(jìn)行譯碼，譯碼輸出作為操作控制信號(hào)。優(yōu)點(diǎn)：可使微指令字長(zhǎng)大大縮短；缺點(diǎn)：由于增加譯碼電路，使微程序的執(zhí)行速度稍稍減慢。（3）混合表示法：把直接表示法與字段編碼法混合使用。2、微地址的形成方法（1）計(jì)數(shù)器法：在順序執(zhí)行微指令時(shí)，后繼微地址由現(xiàn)行微地址加上一個(gè)增量來(lái)產(chǎn)生；發(fā)生轉(zhuǎn)移時(shí)使現(xiàn)行微指令執(zhí)行后轉(zhuǎn)去執(zhí)行指定后繼微地址的下一條微指令。這種方法中微地址寄存器改為計(jì)數(shù)器，順序執(zhí)行的微指令序列必須安排在控制存儲(chǔ)器的連續(xù)單元中。優(yōu)點(diǎn)：微指令的順序控制字段較短，微地址產(chǎn)生機(jī)構(gòu)簡(jiǎn)單；缺點(diǎn)：多路轉(zhuǎn)移功能弱，速度慢，靈活性差。（2）多路轉(zhuǎn)移方式：按順序控制字段給出的“判別測(cè)試”標(biāo)志和“狀態(tài)條件”信息來(lái)選擇轉(zhuǎn)移分支?！盃顟B(tài)條件”有n位標(biāo)志，可實(shí)現(xiàn)微程序2n路轉(zhuǎn)移。優(yōu)點(diǎn)：能以較短的順序控制字段配合，實(shí)現(xiàn)多路并行轉(zhuǎn)移，靈活性好，速度較快。缺點(diǎn)：轉(zhuǎn)移地址邏輯需要用組合邏輯方法設(shè)計(jì)。舉例微地址寄存器有6位（μA5-μA0）,當(dāng)需要修改其內(nèi)容時(shí)，可通過(guò)某一位觸發(fā)器的強(qiáng)置端S將其置“1”。現(xiàn)有三種情況：（1）執(zhí)行“取指”微指令后，微程序按IR的OP字段（IR3-IR0）進(jìn)行16路分支；（2）執(zhí)行條件轉(zhuǎn)移指令微程序時(shí)，按進(jìn)位標(biāo)志C的狀態(tài)進(jìn)行2路分支；（3）執(zhí)行控制臺(tái)指令微程序時(shí)，按IR4,IR5的狀態(tài)進(jìn)行4路分支。請(qǐng)按多路轉(zhuǎn)移方法設(shè)計(jì)微地址轉(zhuǎn)移邏輯。解：我們知道，微地址的形成由“判別測(cè)試”標(biāo)志和“狀態(tài)條件”信息來(lái)選擇，在考慮時(shí)間（假設(shè)在T4上升沿修改）。設(shè)有三個(gè)判別測(cè)試為P1、P2、P3，分別對(duì)應(yīng)狀態(tài)條件（IR3-IR0）、C、(IR5-IR4)。則轉(zhuǎn)移邏輯表達(dá)式為：μA5=P3·IR5·T4μA4=P3·IR4·T4μA3=P1·IR3·T4μA2=P1·IR2·T4μA1=P1·IR1·T4μA0=P1·IR0·T4+P2·C·T4斷定方式為了實(shí)現(xiàn)多路分支，將微地址的若干低位作為可斷定的部分，高位部分直接給定，相應(yīng)地在微指令的順序控制字段中設(shè)置或注明斷定條件。給定部分?jǐn)喽l件高位部分低位部分微指令微地址比如，微地址有10位，斷定條件A有2位，給定部分字段的位數(shù)由斷定條件確定。設(shè)：A=01-----低位字段為操作碼（有操作碼有4位，則給定6位，可實(shí)現(xiàn)16路分支）A=10-----為源尋址方式（若有3位則可實(shí)現(xiàn)8路分支）A=11-----為目的尋址方式3、微指令的格式：

微指令格式:微操作碼(控制字段):用來(lái)確定該微指令所能產(chǎn)生的微命令.微地址碼:用來(lái)確定將要執(zhí)行的下條微指令在控制存儲(chǔ)器中的地址。微操作碼微地址碼微指令根據(jù)編譯方法不同分成水平型和垂直型兩種格式

（1）水平型微指令：是指能并行產(chǎn)生多個(gè)微命令的微指令，又有直接控制和編碼控制兩種具體格式直接控制的水平型微指令的格式：

編碼控制的水平型微指令的格式：

實(shí)際中也可將直接控制和編碼控制結(jié)合起來(lái)形成混合型的水平型微指令格式.

（2）垂直型微指令：是完全仿照機(jī)器指令的格式，不具有并行性，即每條微指令只能產(chǎn)生一、二個(gè)微命令。

可看出：控制字段包含微操作碼、源部件地址和目標(biāo)部件地址等三個(gè)字段，任何時(shí)候只能由微操作碼字段經(jīng)譯碼后產(chǎn)生一個(gè)微命令C，它完全不具有并行性，但是由于增設(shè)了源部件地址和目標(biāo)部件地址字段，使得一個(gè)微命令可對(duì)不同的源和目標(biāo)部件進(jìn)行操作，這對(duì)于減少微命令的個(gè)數(shù)是有效的。但是由于每條微指令的功能簡(jiǎn)單，實(shí)現(xiàn)一條機(jī)器指令對(duì)應(yīng)的微程序就要長(zhǎng)得多。這種方法是采用較長(zhǎng)的微程序結(jié)構(gòu)去換取較短的微指令結(jié)構(gòu)。例：某機(jī)采用微程序控制方式，已知全機(jī)有50個(gè)微命令，控制存儲(chǔ)器共128字，條件測(cè)試字段占3位。解答下述問(wèn)題：

(1)若采用直接控制的水平型微指令，請(qǐng)?jiān)O(shè)計(jì)微指令的具體格式。

(2)若采用編碼控制的水平型微指令，已知50個(gè)微命令構(gòu)成4個(gè)相斥類，分別包含4個(gè)、18個(gè)、22個(gè)和6個(gè)微命令，其他條件不變，請(qǐng)?jiān)O(shè)計(jì)微指令的具體格式。解：(1)由于控制存儲(chǔ)器共128字，則微地址需要７位，條件測(cè)試字段３位，采用直接控制的水平型微指令時(shí)需控制字段５０位，故它的微指令的格式為：

C1C2‥‥‥C50P1P2P3微地址７(2)若采用編碼控制的水平型微指令,它的微指令的格式為：７３３５５3

P1P2P3微地址

A組Ｂ組Ｃ組Ｄ組

例：某32位機(jī)共有微操作控制信號(hào)52個(gè)，構(gòu)成5個(gè)相斥類的微命令組，各組分別包含4個(gè),5個(gè),8個(gè),15個(gè)和20個(gè)微命令。已知可判定的外部條件有CY和ZF兩個(gè)，微指令字長(zhǎng)29位。

(1)給出采用水平型微指令格式。

(2)控制存儲(chǔ)器的容量應(yīng)為多少位？

(1)微指令的格式如下所示：(2)控存容量為：28×29=256×29解:例:處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存儲(chǔ)器。已知指令存儲(chǔ)器IM最大存儲(chǔ)容量為16384字（字長(zhǎng)18位），數(shù)據(jù)存儲(chǔ)器DM最大存儲(chǔ)容量為65536字（字長(zhǎng)16位）。各寄存器均有“打入”和“送出”控制命令，但圖中未標(biāo)注出。寫出下列各寄存器的位數(shù)：PC；IR；累加寄存器AC0和AC1；通用寄存器R0—R3；IAR；IDR；DAR；DDR。

PC=14位IR=18位AC0=AC1=16位R0—R3=16位IAR=14位IDR=18位DAR=16位DDR=16位解：指令存儲(chǔ)器IM的容量:16384×18=214×18數(shù)據(jù)存儲(chǔ)器:65536×16=216×16

5.4.2微程序設(shè)計(jì)技術(shù)1.靜態(tài)微程序設(shè)計(jì)對(duì)應(yīng)于一臺(tái)計(jì)算機(jī)的機(jī)器指令只有一組微程序，而且這一組微程序設(shè)計(jì)好之后，一般無(wú)須改變而且也不好改變2.動(dòng)態(tài)微程序設(shè)計(jì)采用E2PROM（電擦除可編程只讀存儲(chǔ)器）作為控制存儲(chǔ)器，可以通過(guò)改變微指令和微程序來(lái)改變機(jī)器的指令系統(tǒng)采用動(dòng)態(tài)微程序設(shè)計(jì)，微指令和微程序可以根據(jù)需要加以改變，因而可在一臺(tái)機(jī)器上仿真其它機(jī)器指令系統(tǒng)5.6硬布線控制器硬布線控制器是早期設(shè)計(jì)計(jì)算機(jī)的一種方法，把控制部件看作為產(chǎn)生專門固定時(shí)序控制信號(hào)的邏輯電路（以使用最少元件和取得最高操作速度為設(shè)計(jì)目標(biāo)）這種邏輯電路是一種由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形邏輯網(wǎng)絡(luò)硬布線控制的優(yōu)點(diǎn)：速度較快；缺點(diǎn)：不容易修改添加新功能微程序控制的優(yōu)點(diǎn)：具有規(guī)整性、靈活性、可維護(hù)性等；缺點(diǎn)：采用存儲(chǔ)程序原理，需要執(zhí)行多條微指令，速度較慢組合邏輯控制器與其它部件的關(guān)系：

Ci：微操作控制信號(hào)Im：指令TK：時(shí)序信號(hào)Bj：運(yùn)算結(jié)果反饋信息Ci=f(Im,Mi,Tk,Bj)硬布線控制器的指令周期流程圖在硬連線實(shí)現(xiàn)的操作控制器中，通常時(shí)序產(chǎn)生器除了產(chǎn)生節(jié)拍脈沖信號(hào)外，還應(yīng)當(dāng)產(chǎn)生節(jié)拍電位信號(hào)。在微程序控制器中，微操作控制信號(hào)由微指令產(chǎn)生；而在硬連線控制器中，某一微操作控制信號(hào)由布爾代數(shù)表達(dá)式描述的輸出函數(shù)產(chǎn)生。硬布線控制器的設(shè)計(jì)過(guò)程微操作綜合形成邏輯表達(dá)式

化簡(jiǎn)邏輯表達(dá)式

用邏輯電路去實(shí)現(xiàn)表達(dá)式硬布線控制器設(shè)計(jì)舉例：若某主機(jī)的結(jié)構(gòu)如圖：若該機(jī)主要有以下幾條指令：LDA、STA、ADD、AND、

JMP、JMPZ、COM、HALT…

則該機(jī)的硬布線控制器的設(shè)計(jì)過(guò)程為：①微操作綜合：就是根據(jù)指令操作流程圖的安排，將需要產(chǎn)生同一個(gè)微操作

控制信號(hào)的條件集中起來(lái)形成一個(gè)邏輯表達(dá)式，顯然該模型機(jī)中應(yīng)形成

20個(gè)邏輯表達(dá)式，例如：

JMP·M2·T1+JZ·M2·T3·(ZF＝1）RDM(C13)=Ml·T2+LDA·M2·T2+ADD·M2·T2+AND·M2·T2LDAR(C16)=Ml·T1+LDA·M2·T1+STA·M2·T1+ADD·M2·T1+AND·M2·T1DR→X(C8）=LDA·M2·T4+ADD·M2·T4+AND·M2·T4LDPC(C18）=…………②將表達(dá)式化為最簡(jiǎn)形式如：M2·【JMP·T1+JZ·T3·(ZF＝1）】RDM(C13）=Ml·T2+M2·T2·(LDA+ADD+AND)LDAR(C16）=DR→X(C8）＝M2·T4·(LDA+ADD+AND)LDPC(C18）=…………Ml·T1+M2·T1·(LDA+STA+ADD+AND)③用電路去實(shí)現(xiàn)這些邏輯表達(dá)式：

上面僅僅是產(chǎn)生4個(gè)微操作控制信號(hào)用硬件電路來(lái)實(shí)現(xiàn)的電路圖，對(duì)于一臺(tái)具有幾十個(gè)，幾百個(gè)微操作控制信號(hào)的計(jì)算機(jī)，其組合邏輯控制器將是非常復(fù)雜、非常繁瑣、無(wú)規(guī)律可循，設(shè)計(jì)工作量大，尤其是這樣的組合邏輯控制器一旦設(shè)計(jì)完畢，要想進(jìn)行任何修改將是非常困難的。

于是在1951年英國(guó)劍橋大學(xué)M.V.Wilkes教授首先提出了用軟件（程序）來(lái)產(chǎn)生微控制信號(hào)，它的設(shè)計(jì)基本思想是：用執(zhí)行每條機(jī)器指令時(shí)它們各自所需要的微操作控制。傳統(tǒng)CPUIntel8088CPUIntel8088是一種通用的準(zhǔn)16位微處理器，其內(nèi)部結(jié)構(gòu)為16位，與外部交換的數(shù)據(jù)為8位。它可以處理16位數(shù)據(jù)(具有16位運(yùn)算指令，包括乘除法指令)，也可處理8位數(shù)據(jù)。它有20條地址線，直接尋址能力達(dá)到1M字節(jié)。CPU從功能上來(lái)說(shuō)分成總線接口單元BIU和執(zhí)行單元EU兩大部分。BIU負(fù)責(zé)與存儲(chǔ)器和外圍設(shè)備接口，即8088CPU與存儲(chǔ)器和外圍設(shè)備之間的信息傳送，都是由BIU進(jìn)行的。EU部分負(fù)責(zé)指令的執(zhí)行。取指部分與執(zhí)行指令部分是獨(dú)立并行工作的，在一條指令的執(zhí)行過(guò)程中，可取出下一條(或多條)指令，在指令流隊(duì)列寄存器中排隊(duì)。在一條指令執(zhí)行完以后就可以立即執(zhí)行下一條指令，減少了CPU為取指令而等待的時(shí)間，提高了系統(tǒng)的運(yùn)行速度。5.7流水CPU5.7.1并行處理技術(shù)早期的計(jì)算機(jī)基于馮·諾伊曼的體系結(jié)構(gòu)，采用的是串行處理，各個(gè)操作只能串行地完成，即任一時(shí)刻只能進(jìn)行一個(gè)操作。而并行處理則使得各個(gè)操作能同時(shí)進(jìn)行，從而大大提高計(jì)算機(jī)的速度。并行性的兩種含義同時(shí)性：指兩個(gè)以上事件在同一時(shí)刻發(fā)生；并發(fā)性：指兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。并行處理的三種形式

時(shí)間并行：指時(shí)間重疊，讓多個(gè)處理過(guò)程在時(shí)間上相互錯(cuò)開(kāi)，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度?？臻g并行：指資源重復(fù)。設(shè)置多套硬件設(shè)備同時(shí)工作。時(shí)間并行+空間并行：指時(shí)間重疊和資源重復(fù)綜合應(yīng)用。5.7.2CPU的流水結(jié)構(gòu)洗衣房的流水作業(yè)三個(gè)階段：1.水洗(30)2.烘干(40)3.熨燙(20)ABCD6PM789TaskOrderTime304040404020演示計(jì)算機(jī)的流水處理過(guò)程非常類似于工廠中的流水裝配線。為了實(shí)現(xiàn)流水，首先把輸入的任務(wù)（或過(guò)程）分割為一系列子任務(wù)，并使各子任務(wù)能在流水線的各個(gè)階段并發(fā)地執(zhí)行。當(dāng)任務(wù)連續(xù)不斷地流入流水線時(shí)，在流水線的輸出端片連續(xù)不斷地吐出執(zhí)行結(jié)果，從而實(shí)現(xiàn)了子任務(wù)級(jí)的并行性。流水線的時(shí)空?qǐng)D流水線技術(shù)：把一個(gè)重復(fù)的過(guò)程分解為若干個(gè)子過(guò)程，每個(gè)子過(guò)程可以與其他子過(guò)程同時(shí)進(jìn)行。描述流水線的工作，最常用的方法是時(shí)間-空間圖（時(shí)空?qǐng)D）橫坐標(biāo)：表示時(shí)間，即各個(gè)任務(wù)在流水線中所經(jīng)過(guò)的時(shí)間縱坐標(biāo)：表示空間，即流水線的各個(gè)子過(guò)程，也稱為級(jí)、段、流水線深度(Stage)標(biāo)量流水計(jì)算機(jī)：只有一條指令流水。超標(biāo)量流水計(jì)算機(jī)：具有兩條以上的指令流水。下圖表示流水CPU中一個(gè)指令周期的任務(wù)分解

指令流水線

IF（InstructionFetch） 取指令階段ID（InstructionDecode） 指令譯碼階段EX（Execute） 執(zhí)行運(yùn)算階段MEM（MemoryAccess） 存儲(chǔ)器訪問(wèn)階段WB（WriteBack） 寫回結(jié)果階段WB非流水計(jì)算機(jī)的時(shí)空?qǐng)D每4個(gè)機(jī)器周期才有一個(gè)輸出結(jié)果流水計(jì)算機(jī)的時(shí)空?qǐng)D每個(gè)機(jī)器周期可以輸出一個(gè)結(jié)果演示流水線的特點(diǎn)流水線實(shí)際上是把一個(gè)功能部件分解成多個(gè)獨(dú)立的子功能部件（一個(gè)任務(wù)也就分成了幾個(gè)子任務(wù)，每個(gè)子任務(wù)由一個(gè)子功能部件完成），并依靠多個(gè)子功能部件并行工作來(lái)縮短所有任務(wù)的執(zhí)行時(shí)間流水線有助于提高整個(gè)程序（所有任務(wù)）的吞吐率，但并沒(méi)有減少每個(gè)指令（任務(wù)）的執(zhí)行時(shí)間流水線各個(gè)功能段所需時(shí)間應(yīng)盡量相等。否則，時(shí)間長(zhǎng)的功能段將成為流水線的“瓶頸”，會(huì)造成流水線的“阻塞”（Stall）流水線開(kāi)始需要“通過(guò)時(shí)間”(Fill)和最后需要“排空時(shí)間”(Drain)。流水線只有處理連續(xù)不斷的任務(wù)才能發(fā)揮其效率流水線的分類根據(jù)不同的并行等級(jí)分為：1、指令流水線：指指令步驟的并行。2、算術(shù)流水線：指運(yùn)算操作步驟的并行。如流水加法器、流水乘法器、流水除法器等3、處理機(jī)流水線：又稱宏流水線，是指程序步驟的并行。在多機(jī)系統(tǒng)中使用。流水線的性能分析

衡量流水線性能的主要指標(biāo)有：

吞吐率、加速比。

１、吞吐率（ＴP）

吞吐率是指在單位時(shí)間內(nèi)流水線所完成的任務(wù)數(shù)或輸出的結(jié)果數(shù)量。ＴP＝ｎ／Ｔn（其中ｎ為任務(wù)數(shù)，Ｔn處理完ｎ個(gè)任務(wù)所用的時(shí)間）2、加速比S

加速比是指采用流水方式后的工作速度與等效的順序串行方式的工作速度之比。若m段流水的各段時(shí)間相等，則加速比為：

S=T0/Tn=nm△t0/(m△t0+(n-1)△t0)=m/(1+(m-1)/n)僅當(dāng)n>>m時(shí)，S=m（流水深度）5.7.3流水線中的主要問(wèn)題流水線中存在一些相關(guān)(沖突、冒險(xiǎn)Hazard、依賴Dependence，競(jìng)爭(zhēng)Competition)的情況，它使得下一條指令無(wú)法在設(shè)計(jì)的時(shí)鐘周期內(nèi)執(zhí)行。這些相關(guān)將降低流水線性能主要有三種類型的相關(guān)（沖突）結(jié)構(gòu)相關(guān)（資源沖突）：當(dāng)指令重疊執(zhí)行過(guò)程中，