動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用于智能變電站二次系統(tǒng)的適用性和設(shè)計(jì)理念

動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用于智能變電站二次系統(tǒng)的適用性和設(shè)計(jì)理念本文將信息工程領(lǐng)域的計(jì)算機(jī)軟件技術(shù)——信息重構(gòu)技術(shù)引入智能變電站二次系統(tǒng)設(shè)計(jì)中，闡述了動(dòng)態(tài)重構(gòu)技術(shù)應(yīng)用于智能變電站二次系統(tǒng)的適用性，提出了可用于二次系統(tǒng)的設(shè)計(jì)理念。

1智能變電站動(dòng)態(tài)重構(gòu)

1.1系統(tǒng)配置原理

系統(tǒng)重構(gòu)在開發(fā)早期是作為信息工程領(lǐng)域的技術(shù)，主要用于修改代碼結(jié)構(gòu)和流程設(shè)計(jì)。隨著這項(xiàng)技術(shù)的不斷進(jìn)展，其技術(shù)不斷形成系統(tǒng)，目的在于不轉(zhuǎn)變已有系統(tǒng)功能的狀況下，通過修改系統(tǒng)的運(yùn)行方式來滿意需求變化。

動(dòng)態(tài)重構(gòu)是指在系統(tǒng)實(shí)時(shí)運(yùn)行的過程中對(duì)功能進(jìn)行動(dòng)態(tài)配置。其實(shí)現(xiàn)方式如圖1所示。

圖1動(dòng)態(tài)重構(gòu)方式

動(dòng)態(tài)重構(gòu)在現(xiàn)階段功能實(shí)現(xiàn)主要包括軟件重構(gòu)、硬件重構(gòu)以及二者的協(xié)同。軟件部分屬于軟件工程討論領(lǐng)域范疇；硬件重構(gòu)技術(shù)多基于現(xiàn)場可編程門陣列（FPGA）實(shí)現(xiàn)，可重構(gòu)掌握模塊能夠驅(qū)動(dòng)FPGA實(shí)現(xiàn)資源的高速功能變換，目前FPGA越來越成為可重構(gòu)技術(shù)的熱點(diǎn)；軟硬件的協(xié)同技術(shù)指依據(jù)系統(tǒng)功能需求，統(tǒng)籌考慮性能、成本等因素合理配置軟硬件功能，可以有效提高效率，節(jié)省成本。

1.2基本框架

二次監(jiān)測評(píng)估及重構(gòu)管理系統(tǒng)實(shí)現(xiàn)主運(yùn)行設(shè)備與重構(gòu)設(shè)備的監(jiān)測信息采集、依據(jù)規(guī)章庫評(píng)估設(shè)備運(yùn)行狀態(tài)、匹配重構(gòu)掌握策略、管控主運(yùn)行設(shè)備與重構(gòu)設(shè)備的切換等任務(wù)。同時(shí)，二次監(jiān)測評(píng)估及重構(gòu)管理系統(tǒng)的運(yùn)行狀態(tài)及監(jiān)控信息傳給站控層監(jiān)控系統(tǒng)，實(shí)現(xiàn)站控層監(jiān)控系統(tǒng)的一體化信息采集。

動(dòng)態(tài)重構(gòu)基礎(chǔ)根據(jù)系統(tǒng)結(jié)構(gòu)分為過程層、間隔層和站控層，在這一點(diǎn)上與智能變電站相協(xié)作，所不同之處在于間隔層增加了備用的IED，站控層增加了管控主機(jī)。如圖2所示。

圖2二次系統(tǒng)重構(gòu)實(shí)現(xiàn)架構(gòu)圖

管控主機(jī)可以監(jiān)視全站IED的狀態(tài)變量，在線評(píng)估IED運(yùn)行狀態(tài)，而管控主機(jī)可以掌握和管理全站IED。在某個(gè)IED故障時(shí)，賜予告警并記錄信息，同時(shí)顯示故障IED的歷史運(yùn)行信息，對(duì)故障進(jìn)行分析，并指導(dǎo)運(yùn)行人員做出推斷，這樣實(shí)現(xiàn)IED重構(gòu)。

2重構(gòu)設(shè)備

目前的動(dòng)態(tài)重構(gòu)設(shè)備多采納主CPU和FPGA共同組成的多處理器做為硬件平臺(tái)，通過運(yùn)行操作系統(tǒng)，完成系統(tǒng)的硬功功能。硬件平臺(tái)基于嵌入式計(jì)算機(jī)，通信協(xié)議包括MMS、GOOSE、IEEE1588等通信服務(wù)，可以滿意智能變電站即插即用的要求；軟件平臺(tái)采納操作系統(tǒng)和嵌入式數(shù)據(jù)庫。

2.1軟件平臺(tái)

CPU板的軟件包括硬件驅(qū)動(dòng)、系統(tǒng)級(jí)平臺(tái)、通信、應(yīng)用、人機(jī)、測試及自檢等幾大部分，操作系統(tǒng)選用嵌入式實(shí)時(shí)系統(tǒng)Works，利用中斷機(jī)制及任務(wù)機(jī)制，來協(xié)調(diào)處理不同功能。硬件驅(qū)動(dòng)部分主要包括與硬件有關(guān)的驅(qū)動(dòng)程序及硬件管理程序，包括內(nèi)存安排、網(wǎng)口驅(qū)動(dòng)、人機(jī)接口收發(fā)、維護(hù)接口驅(qū)動(dòng)、文件系統(tǒng)管理、信號(hào)燈、對(duì)時(shí)驅(qū)動(dòng)等的管理等。

系統(tǒng)軟件平臺(tái)的功能主要包括系統(tǒng)管理、硬件自檢、軟件校驗(yàn)、時(shí)間處理、以及必要的信息打印輸出等。

軟件系統(tǒng)作為一個(gè)平臺(tái)，組織結(jié)構(gòu)上具有相當(dāng)?shù)纳炜s性、敏捷性，因此采納當(dāng)前主流的、具有多進(jìn)程/多線程、準(zhǔn)實(shí)時(shí)的嵌入式操作系統(tǒng)。應(yīng)用軟件的結(jié)構(gòu)組成采納了多進(jìn)程和共享內(nèi)存數(shù)據(jù)庫，各個(gè)進(jìn)程以共享內(nèi)存數(shù)據(jù)庫為中心進(jìn)行數(shù)據(jù)交互和消息交換，由管理進(jìn)程進(jìn)行各個(gè)應(yīng)用進(jìn)程的協(xié)調(diào)啟動(dòng)、運(yùn)行狀態(tài)監(jiān)護(hù)。

利用共享內(nèi)存數(shù)據(jù)庫，管理進(jìn)程程序通過搭配不同的應(yīng)用進(jìn)程，可以敏捷的實(shí)現(xiàn)多種應(yīng)用系統(tǒng)。增加新的功能，就增加啟動(dòng)一個(gè)相應(yīng)的進(jìn)程；不需要的功能，只是簡潔的不啟動(dòng)一個(gè)相應(yīng)的進(jìn)程；這些都由配置通過管理進(jìn)程程序來實(shí)現(xiàn)，具有很好的開放性、敏捷性。一個(gè)應(yīng)用進(jìn)程的出錯(cuò)，不會(huì)影響到整個(gè)應(yīng)用系統(tǒng)的運(yùn)行，具有良好的牢靠性、平安性。

其應(yīng)用功能主要包括通信處理、重構(gòu)功能實(shí)現(xiàn)、配置參數(shù)等管理以及裝置的整體校驗(yàn)測試等。

設(shè)備數(shù)據(jù)及信息的流向如圖3所示。設(shè)備從網(wǎng)絡(luò)口數(shù)據(jù)緩沖區(qū)讀入GOOSE報(bào)文，解析后處理成開關(guān)量輸入，存入“原始數(shù)據(jù)緩沖區(qū)”。配置、參數(shù)的修改維護(hù)由就地人機(jī)或通信完成，存放于“配置、參數(shù)區(qū)”。

設(shè)備依據(jù)預(yù)設(shè)的配置、參數(shù)，實(shí)現(xiàn)應(yīng)用功能，由此而產(chǎn)生的設(shè)備狀態(tài)及輸入狀態(tài)的標(biāo)志等置入“設(shè)備狀態(tài)監(jiān)測狀態(tài)標(biāo)志區(qū)”，產(chǎn)生的各種報(bào)文置入“soe報(bào)文緩沖區(qū)”，發(fā)出的掌握指令置入“GOOSE報(bào)文緩沖區(qū)”。

通信和人機(jī)從各緩沖區(qū)中獲得所需的數(shù)據(jù)，實(shí)現(xiàn)就地顯示、掌握或傳向其他設(shè)備交互信息。

圖3數(shù)據(jù)及信息流

2.2重構(gòu)硬件設(shè)備

目前的重構(gòu)設(shè)備主要由CPU板主板和網(wǎng)絡(luò)接口板組成。

2.2.1CPU板

CPU板包括CPU主板和CPU的FPGA板

1）CPU板主板

CPU插件的主CPU采納MPC8377E。MPC8377E處理器采納e300core，主頻可達(dá)667MHz；帶MMU，DDR2內(nèi)存最高400MHz；32位LocalBus，最高133MHz，支持NandFlash啟動(dòng)；32位PCI總線，最高66MHz；2個(gè)PCI-E接口；2個(gè)SATA接口；2個(gè)10/100/1000Mbit的以太網(wǎng)接口；1個(gè)USB2.0接口；2個(gè)UART；2個(gè)I2C；1個(gè)SPI。如圖4所示。

圖4CPU板插件硬件框架

CPU板主變的主要資源如圖5所示。

圖5MPC8377模塊框圖

2）CPU板的FPGA板

CPU板的FPGA實(shí)現(xiàn)的功能比較簡單，為數(shù)據(jù)處理的核心部分。

FPGA同時(shí)接收左向和右向網(wǎng)絡(luò)板FPGA的數(shù)據(jù)，并根據(jù)相應(yīng)的挨次填寫到SDRAM中，并使能中斷信號(hào)，提示CPU可以接收網(wǎng)絡(luò)數(shù)據(jù)。

由于SDRAM不能同時(shí)讀寫。當(dāng)CPU響應(yīng)FPGA中斷接收數(shù)據(jù)時(shí)，將會(huì)同時(shí)占用FPGA和一片SDRAM的LocalBus，假如此時(shí)網(wǎng)絡(luò)板FPGA有數(shù)據(jù)包傳遞進(jìn)來的話，就只能緩沖到其次塊SDRAM。然后發(fā)起中斷，提示數(shù)據(jù)到來，CPU將會(huì)讀取其次塊SDRAM，以此類推，由兩塊SDRAM實(shí)現(xiàn)了雙口RAM的功能。

由于CPU與FPGA之間只有一個(gè)LocalBus接口，當(dāng)CPU與SDRAM進(jìn)行數(shù)據(jù)通信時(shí)，LocalBus會(huì)被占用，此時(shí)CPU無法訪問FPGA，最好增加一個(gè)SPI接口，CPU可以通過SPI接口適時(shí)訪問FPGA。

2.2.2網(wǎng)絡(luò)接口板

每個(gè)網(wǎng)絡(luò)接口板配置8個(gè)網(wǎng)絡(luò)接口。每個(gè)以太網(wǎng)口均有l(wèi)ink及act指示燈，用于表征各網(wǎng)絡(luò)接口及接口板的工作狀態(tài)。通過更換元器件可實(shí)現(xiàn)網(wǎng)絡(luò)的電接口或光接口。網(wǎng)絡(luò)接口板通過FPGA實(shí)現(xiàn)以太網(wǎng)口驅(qū)動(dòng)、網(wǎng)絡(luò)接口板與CPU板的通信。網(wǎng)絡(luò)接口板與背板聯(lián)絡(luò)，為光纖接口和CPU通信傳遞信息。網(wǎng)絡(luò)接口板與CPU板之間采納光纖通信。

網(wǎng)絡(luò)接口網(wǎng)絡(luò)板硬件框圖如圖6所示，主要由以下三部分組成：（1）FPGA模塊，主要實(shí)現(xiàn)FPGA封包解包規(guī)律、8個(gè)10/100MMACs、LVDS高速總線掌握器以及SDRAM存儲(chǔ)器掌握器。（2）SDRAM模塊，主要實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)幀的存儲(chǔ)、轉(zhuǎn)發(fā)。（3）PHYs模塊，包括8個(gè)10/100M以太網(wǎng)PHY芯片。PHY芯片建議選RTL8208B，該芯片為8路10/100Base-T/TX和100Base-FXPHY，也可以選擇RTC8201或IP101A等芯片。板采納子母板設(shè)計(jì)方式。

圖6網(wǎng)絡(luò)板FPGA功能模塊

2.3FPGA功能設(shè)計(jì)

2.3.1系統(tǒng)規(guī)律

FPGA設(shè)計(jì)包括CPU板FPGA設(shè)計(jì)和網(wǎng)絡(luò)板FPGA設(shè)計(jì)兩部分。網(wǎng)絡(luò)板的FPGA主要實(shí)現(xiàn)擴(kuò)展網(wǎng)絡(luò)功能和網(wǎng)絡(luò)數(shù)據(jù)的解碼功能；CPU板的FPGA主要實(shí)現(xiàn)CPU與FPGA之間的數(shù)據(jù)通信以及與網(wǎng)絡(luò)板FPGA的交互數(shù)據(jù)的功能。功能如圖7所示。

圖7FPGA系統(tǒng)連接圖

2.3.2FPGA規(guī)律功能

其主要功能是完成8個(gè)以太網(wǎng)MAC與串行的高速LVDS總線之間的通信?？梢詫?shí)現(xiàn)8個(gè)10/100MMAC與8個(gè)PHY芯片進(jìn)行數(shù)據(jù)交互。為每一個(gè)MAC設(shè)計(jì)兩個(gè)幀的緩沖區(qū)，每個(gè)緩沖區(qū)大小為2048字節(jié)；同時(shí)可以實(shí)現(xiàn)LVDS本方案考慮使用LVDS接口實(shí)現(xiàn)FPGA之間的互聯(lián)。FPGA收到網(wǎng)絡(luò)數(shù)據(jù)包之后，通過8b/10b編碼轉(zhuǎn)換成（至少）1Gbps的網(wǎng)絡(luò)數(shù)據(jù)流，將其傳輸?shù)紺PU板的FPGA。

但由于封包解包規(guī)律8個(gè)以太網(wǎng)MAC的數(shù)據(jù)是并行的，而LVDS總線是串行的，所以還要考慮：LVDS選擇性的從8個(gè)MAC讀取數(shù)據(jù)傳輸。其選擇MAC的挨次是1至8，而后繞回到1；其選擇依據(jù)是當(dāng)前MAC的緩沖區(qū)是否有合法的數(shù)據(jù)幀，假如有則發(fā)送，沒有則直接跳過。LVDS傳輸?shù)膸袷饺鐖D8所示。

圖8LVDS幀格式

結(jié)論

本文依據(jù)智能變電站二次功能實(shí)現(xiàn)的工程設(shè)計(jì)，討論了智能變電站二