Alitum-designer-電子設(shè)計(jì)基礎(chǔ)知識(shí)

AltiumDesigner——電子設(shè)計(jì)基礎(chǔ)知識(shí)印制電路板（PCB）的設(shè)計(jì)流程：利用EDA工具設(shè)計(jì)PCB；基本流程：原理圖表達(dá)電路設(shè)計(jì)方案；網(wǎng)表是原理圖與印制板直接的紐帶；（忽略）PCB工廠加工制作的基礎(chǔ)；印制板總體設(shè)計(jì)流程：低速板：<50Mhz原理圖的一般設(shè)計(jì)流程：PCB設(shè)計(jì)的一般流程：印制電路的技術(shù)發(fā)展水平：國(guó)內(nèi)生產(chǎn)廠商的加工水平：PCB設(shè)計(jì)基本概念：PCB線寬與電流的關(guān)系：印制板的基本設(shè)計(jì)準(zhǔn)則：抗干擾設(shè)計(jì)原則；電源線的設(shè)計(jì)：選擇合適的電源；盡量加寬電源線；保證電源線、底線走向和數(shù)據(jù)傳輸方向一致；使用抗干擾元器件（磁珠、電源濾波器等）；電源入口添加去耦電容（10-100uf）；電線的設(shè)計(jì)：模擬地和數(shù)字地分開(kāi)；盡量采用單點(diǎn)接地；盡量加寬地線；將敏感電路連接到穩(wěn)定的接地參考源；對(duì)PCB板進(jìn)行分區(qū)設(shè)計(jì)，把高帶寬的噪聲電路與低頻電路分開(kāi)；盡量減少接地環(huán)路的面積；元器件的配置：不要有過(guò)長(zhǎng)的平行信號(hào)線；保證PCB的時(shí)鐘發(fā)生器、晶振、CPU的時(shí)鐘輸入端盡量靠近，同時(shí)遠(yuǎn)離其他低頻器件；元器件應(yīng)圍繞核心器件進(jìn)行配置，盡量減小引線長(zhǎng)度；對(duì)PCB進(jìn)行分區(qū)布局；考慮PCB板在機(jī)箱中位置和方向；縮短高頻元器件之間的引線；去耦電容的配置：每十個(gè)集成電路要加一片充放電電容；引線式電容用于低頻，貼片式電容用于高頻；每個(gè)集成芯片要布置一個(gè)0.1uf的電容；要對(duì)抗噪聲能力弱、關(guān)斷時(shí)電源變化大的器件要加高頻去耦電容；電容之間不要共用過(guò)孔；去耦電容引線不能太長(zhǎng)；降低噪聲和電磁干擾的原則：盡量采用45°（？）折線而不是90°折線；用串聯(lián)電阻的方法來(lái)降低電路信號(hào)邊沿的跳變速率；石英晶振的外殼要接地；閑置不用的門電路不用懸空（運(yùn)放：正輸入端接地，負(fù)輸入端接輸出端）；時(shí)鐘線垂直于IO線時(shí)干擾??；盡量讓時(shí)鐘線周圍的電動(dòng)勢(shì)趨于零；IO驅(qū)動(dòng)電路盡量靠近PCB邊緣；任何信號(hào)不要形成環(huán)路；對(duì)高頻板，電容的分布電感不能忽略，電感的分布電容也不能忽略；通常功率線、交流線盡量布置在和信號(hào)線不同的板子上；其他設(shè)計(jì)原則：CMOS的未使用引腳要通過(guò)電阻接地或接電源（懸空很危險(xiǎn)？？）；用RC（R：1-2K；C：2.2-47uf）電路來(lái)吸收繼電器等元件的放電電流；總線上加10K左右的上拉電阻有助于抗干擾；采用全譯碼有更好的抗干擾性；元器件不用引腳通過(guò)10K電阻接電源；總線盡量短，盡量保持一樣長(zhǎng)度；