FPGA構(gòu)成液晶顯示控制器.doc

用FPGA構(gòu)成液晶顯示控制器類別：EDA/PLD作者：武漢理工大學(xué)（430070） 施保華 金曉波 越廣州 秦娟英來源：電子產(chǎn)品世界摘要：在DSP和FPGA為核心的無線擴(kuò)頻通信平臺(tái)上增加液晶顯示和觸摸屏控制，從而能實(shí)現(xiàn)文字和圖形信息的編輯和無線傳送。用FPGA構(gòu)造邏輯作為液晶顯示控制器，不需要額外硬件資源。該產(chǎn)品集成化后體積小、便于攜帶、用途廣泛。關(guān)鍵詞：液晶顯示 無線通信 FPGA DSP由DSP（數(shù)字信號(hào)處理）芯片和FPGA（現(xiàn)場可編程邏輯門陣列）為核心組成的無線數(shù)字?jǐn)U頻通信平臺(tái)是無線擴(kuò)頻通信的一個(gè)開放式平臺(tái)，能用于無線接入、無線圖象和音頻傳送、移動(dòng)INTERNET、精確區(qū)域定位LPS、智能遙控探測等高科技領(lǐng)域。在此基礎(chǔ)上增加液晶顯示和觸摸屏控制，從而能實(shí)現(xiàn)文字和圖形信息的編輯和無線傳送。表1 液晶模塊引腳安排引 腳名 稱功 能1CL2段移位脈沖2CL1換行信號(hào)3FRM幀開始信號(hào)4NC未用5D3數(shù)據(jù)信號(hào)6D2數(shù)據(jù)信號(hào)7D1數(shù)據(jù)信號(hào)8D0數(shù)據(jù)信號(hào)9VEE液晶驅(qū)動(dòng)電壓，+18V+24V10VDD電源電壓，+5V11VSS接地端12EL背光使能端13VELG背光電源地端14VEL+背光電源電壓，+5V液晶采用Microtips Technology Inc.公司的型號(hào)為MTG-32240X的中小規(guī)模液晶顯示器（圖形方式320*240點(diǎn)）。觸摸屏控制器采用香港BURR-BROWN公司的ADS7843。我們對(duì)FPGA進(jìn)行邏輯編程實(shí)現(xiàn)液晶顯示控制器的功能。FPGA定時(shí)中斷DSP（約占DSP工作時(shí)間的5%）來獲取外部RAM的顯示數(shù)據(jù)，然后，F(xiàn)PGA內(nèi)部邏輯將顯示數(shù)據(jù)送到液晶屏上進(jìn)行顯示。DSP對(duì)觸摸屏的轉(zhuǎn)換信號(hào)進(jìn)行處理和計(jì)算以及完成各種文字和圖形的編輯任務(wù)。即用DSP和FPGA一起來控制液晶的顯示和文字、圖形信息的編輯處理，并能接收觸摸屏信號(hào)，從而實(shí)現(xiàn)筆輸入掌上電腦的功能。再結(jié)合無線數(shù)字?jǐn)U頻通信平臺(tái)就能實(shí)現(xiàn)文字和圖形信息的無線傳送。該產(chǎn)品能用于記者在通訊不便的現(xiàn)場進(jìn)行文字和圖形的實(shí)時(shí)編輯和采訪報(bào)道以及在移動(dòng)過程中需要進(jìn)行文字和圖形信息無線傳送的地方。MTG-32240X液晶模塊特性MTG-32240X是FSTN Positive類、320*240象素、圖形顯示方式的液晶模塊，它帶有行列驅(qū)動(dòng)電路以及EL背光電路，但是它沒有微RAM（顯示數(shù)據(jù)緩沖區(qū)），見圖1。表1給出了液晶模塊的引腳和功能說明。其中，CL2、CL1、FRM和D0D3之間的時(shí)序配合如圖3所示，CL2為1.28M Hz，CL1為16K Hz，F(xiàn)RM為66Hz。從圖2和圖3中可以看出，每行80個(gè)段移位脈沖(CL2) 后，發(fā)出一個(gè)換行信號(hào)(CL1)；發(fā)出19200個(gè)段移位脈沖(CL2) 后，一幀（即240行）顯示完成，發(fā)出幀開始信號(hào)(FRM)。以上過程不斷重復(fù)，即可完成液晶屏的動(dòng)態(tài)掃描顯示。FPGA的基本結(jié)構(gòu)和功能FPGA采用美國Xilinx公司性價(jià)比較高的XCS10-TQ144?，F(xiàn)場可編程門陣列（FPGA）是80年代中期出現(xiàn)的一類新型用戶可編程器件，與一般的可編程邏輯器件不同，F(xiàn)PGA的集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、設(shè)計(jì)靈活性更好。FPGA的基本結(jié)構(gòu)通常包含三類可編程資源：可編程邏輯功能塊（CLB）、可編程輸入輸出塊和可編程互連。可編程邏輯功能塊（CLB）是實(shí)現(xiàn)用戶功能的基本單元，它們通常規(guī)則地排成一個(gè)陣列，散布于整個(gè)芯片；可編程輸入輸出塊完成芯片上邏輯于外部封裝腿的接口，常圍繞著陣列排列于芯片四周；可編程內(nèi)部互連包括各種長度的連接線段和一些可編程連接開關(guān)，它們將各個(gè)可編程邏輯塊或輸入輸出塊連接起來，構(gòu)成特定功能的電路。由于采用不同的開關(guān)元件，F(xiàn)PGA體現(xiàn)出不同的可編程特性，有些是一次性可編程的，另一些則是可重復(fù)編程的。一次性可編程的FPGA采用逆熔絲作開關(guān)元件，當(dāng)在逆熔絲兩端加上編程電壓時(shí)，逆熔絲就會(huì)由高阻抗變?yōu)榈妥杩梗瑥亩鴮?shí)現(xiàn)兩個(gè)點(diǎn)間的連接。編程完畢后，即使撤除工作電壓，這類FPGA的配置數(shù)據(jù)仍然保留。由于只能編程一次，因此它比較適合于定型產(chǎn)品及大批量應(yīng)用。此外，它也常用于高性能及保密性要求高的場合?？芍貜?fù)編程的FPGA采用SRAM型開關(guān)或閃速EPROM控制的開關(guān)元件。SRAM型開關(guān)元件由一個(gè)用五個(gè)晶體管組成的RAM和一個(gè)叫做PIP（可編程內(nèi)部連接點(diǎn)）的晶體管組成。PIP控制各個(gè)布線通道的連接，而PIP又由它們旁邊的RAM單元控制。RAM單元中存儲(chǔ)著PIP的通斷信息，這些信息碼是在系統(tǒng)上電時(shí)由外部寫入到FPGA內(nèi)部的RAM中的。電源切斷后，RAM中的數(shù)據(jù)將會(huì)丟失，因此采用SRAM型開關(guān)的FPGA是易失性的，每次重新加電，F(xiàn)PGA都要重組。SRAM型FPGA的突出優(yōu)點(diǎn)是可反復(fù)編程，系統(tǒng)上電時(shí)，給FPGA加載不同的配置數(shù)據(jù)，即可令其完成不同的硬件功能。這種配置的改變甚至可在系統(tǒng)運(yùn)行中進(jìn)行，實(shí)現(xiàn)系統(tǒng)功能的動(dòng)態(tài)重構(gòu)。FPGA的邏輯設(shè)計(jì)要點(diǎn)無線數(shù)字?jǐn)U頻通信平臺(tái)中，DSP的主頻為10.24MHz，用FPGA的邏輯八分頻就能得到CL2的1.28MHz振蕩頻率，再用計(jì)數(shù)器分別對(duì)CL2脈沖進(jìn)行計(jì)數(shù)就能得到CL1和FRM信號(hào)，計(jì)數(shù)值分別是80和19200。由于液晶模塊上沒有微RAM（顯示緩沖區(qū)），因此在FPGA中構(gòu)造兩個(gè)32字的RAM，一個(gè)用于從DSP板上的RAM（64K字）讀取顯示數(shù)據(jù)，同時(shí)另一個(gè)用于將數(shù)據(jù)送到液晶屏上顯示。從DSP板上讀取顯示數(shù)據(jù)時(shí)所用時(shí)鐘頻率為10.24MHz，用DSP的HOLD工作模式讓DSP讓出總線控制權(quán)。將數(shù)據(jù)送到液晶屏上顯示時(shí)的頻率為 1.28MHz。這樣，F(xiàn)PGA將32字的顯示數(shù)據(jù)送到液晶屏上顯示需要100us，因此HOLD中斷頻率定為 100us。從而，可以分析出FPGA進(jìn)行液晶顯示控制將大約占用DSP工作時(shí)間的5%?？紤]到不增加額外的硬件資源就能實(shí)現(xiàn)液晶顯示控制，這樣安排是比較合理的。通過FPGA的邏輯設(shè)計(jì)，F(xiàn)PGA也能發(fā)出讀信號(hào)RD、片選信號(hào)DS和地址總線A0-A15，但這些信號(hào)只在HOLDA有效其間發(fā)出，其它時(shí)間為高阻態(tài)，從而FPGA不會(huì)影響DSP工作。液晶顯示觸摸屏控制通過以上設(shè)計(jì)，再結(jié)合電阻式觸摸屏專用控制器ADS7843的應(yīng)用就構(gòu)成了集文字圖形筆輸入控制、編輯和無線傳送于一體的無線掌上電腦產(chǎn)品。ADS7843是BURR-BROWN公司專用于4線電阻式觸摸屏的12位模/數(shù)采樣轉(zhuǎn)換器，單一電源供電、完全降功耗模式、轉(zhuǎn)換速度快。ADS7843大量用在電池供電PDA（personal digital assistants）和手持便攜式裝置中。通過DSP同步串行口對(duì)ADS7843進(jìn)行接口控制