組成原理試題答案三.

1、本科生期末試卷 三 一選擇題（每小題 1 分，共 10分） 1馮諾依曼機(jī)工作的基本方式的特點(diǎn)是 。 A 多指令流單數(shù)據(jù)流 B 按地址訪問(wèn)并順序執(zhí)行指令 C 堆棧操作 D 存貯器按內(nèi)容選擇地址 2在機(jī)器數(shù) 中，零的表示形式是唯一的。 A 原碼B 補(bǔ)碼 C 移碼 D 反碼 3在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò) 來(lái)實(shí)現(xiàn)。 A 原碼運(yùn)算的二進(jìn)制減法器 B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器 C 原碼運(yùn)算的十進(jìn)制加法器 D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器 4. 某計(jì)算機(jī)字長(zhǎng) 32 位，其存儲(chǔ)容量為 4MB ，若按半字編址，它的尋址范圍是 。 A 4MB B 2MB C 2M D 1M 5. 主存貯器和CPU之間增加ca

2、che的目的是。 A 解決 CPU 和主存之間的速度匹配問(wèn)題 B 擴(kuò)大主存貯器容量 C 擴(kuò)大 CPU 中通用寄存器的數(shù)量 D 既擴(kuò)大主存貯器容量，又?jǐn)U大 CPU 中通用寄存器的數(shù)量 6. 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需 采用 。 A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式 7. 同步控制是 。 A 只適用于 CPU 控制的方式 B 只適用于外圍設(shè)備控制的方式 C 由統(tǒng)一時(shí)序信號(hào)控制的方式 D 所有指令執(zhí)行時(shí)間都相同的方式 8. 描述 PCI 總線中基本概念不正確的句子是 。 A. PCI 總線是一個(gè)與處理器無(wú)關(guān)的高速外圍

3、總線 B. PCI 總線的基本傳輸機(jī)制是猝發(fā)式傳送 C. PCI 設(shè)備一 定是 主設(shè)備 D. 系統(tǒng)中只允許有一條 PCI 總線 9. CRT的分辨率為1024X 1024像素，像素的顏色數(shù)為256,則刷新存儲(chǔ)器的容量為 A 512KBB 1MBC 256KBD 2MB 10. 為了便于實(shí)現(xiàn)多級(jí)中斷,保存現(xiàn)場(chǎng)信息最有效的辦法是采用 。 A 通用寄存器 B 堆棧C 存儲(chǔ)器D 外存 二.填空題（每小題 3 分,共 15分） 1 . 數(shù) 的真值變成機(jī)器碼可采用 A. 表示法, B. 表示法, C.表示法,移 碼表示法。 2. 形成指令地址的方式，稱為 A.方式，有B.尋址和C.尋址。 3. CPU從A

4、.取出一條指令并執(zhí)行這條指令的時(shí)間和稱為B.。由于各種指 令的操作功能不同，各種指令的指令周期是C.。 4. 微型機(jī)的標(biāo)準(zhǔn)總線從 16位的A.總線，發(fā)展到32位的B.總線和C. 總線，又進(jìn)一步發(fā)展到64位的PCI總線。 5. VESA標(biāo)準(zhǔn)是一個(gè)可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的 A.等顯示方式外，還支持 B. 像素光柵，每像素點(diǎn) C.顏色深度。 .（9 分）已知 x = - 0.01111, y = +0.11001, 求x 補(bǔ),-x 補(bǔ) ，y 補(bǔ)，-y 補(bǔ) ，x + y = ?, x -y = ? 四. （9分）假設(shè)機(jī)器字長(zhǎng)16位，主存容量為128K字節(jié)，指令字長(zhǎng)度為 16位或32位，共 有128

5、條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變址六種 尋址方式。 五. （9分）某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間w 32M，若將存儲(chǔ)空間擴(kuò)至 256M，請(qǐng)?zhí)?出一種可能方案。 六（10分）圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已 知指令存貯器IM最大容量為16384字（字長(zhǎng)18位），數(shù)據(jù)存貯器DM最大容量是65536 （Rout ）控制命令，但圖中未 字（字長(zhǎng)16位）。各寄存器均有“打入” （Rin）和“送出” 標(biāo)出。 BUSt 揩脅存芒髀曲曆存花掘|OM BUS1 圖 B3.1 設(shè)處理機(jī)指令格式為： 1710 90 OP X 加法指令可

6、寫為“ ADD X （ RJ”。其功能是（AC。）+ （ Ri） + XAC 1，其中 （Ri） + X ）部分通過(guò)尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取Ri為尺。試畫出ADD指令從 取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號(hào)。 七（9分）總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫出 讀數(shù)據(jù)的時(shí)序圖來(lái)說(shuō)明。 八（9分）圖B3.2是從實(shí)時(shí)角度觀察到的中斷嵌套。試問(wèn)，這個(gè)中斷系統(tǒng)可以實(shí)行幾重 中斷？并分析圖B3.2的中斷過(guò)程。 0 近 圖 B3.2 九（10分）機(jī)動(dòng)題 十.（10分）機(jī)動(dòng)題 本科生期末試卷三答案 一.選擇題 1 B 2 B,C 3 D4 C

7、5 A 6 C 7 C 8 C, D9 B10 B 二.填空題 1. A.原碼 B.補(bǔ)碼 C.反碼 2. A.指令尋址B.順序 C.跳躍 3. A.存儲(chǔ)器 B.指令周期C.不相同的 4. A.ISA B.EISA C.VISA 5. A.VGA B.1280 X 1024C.24 位 解：x 原=1. 01111 x 補(bǔ)=1.10001所以：-X 補(bǔ)=0.01111 y 原=0.11001 y 補(bǔ)=0.11001 所以：-y 補(bǔ)=1.00111 x 補(bǔ)11.10001 x 補(bǔ)11.10001 + y 補(bǔ)00.11001+ -y 補(bǔ)11.00111 x + y 補(bǔ)00.01010 x - y 補(bǔ)

8、_10.11000 所以：x + y = +0.01010因?yàn)榉?hào)位相異，結(jié)果發(fā)生溢出 四.解：由已知條件，機(jī)器字長(zhǎng)16位，主存容量128KB / 16= 64K字，因此MAR= 16位, 共128條指令，故OP字段占7位。采用單字長(zhǎng)和雙字長(zhǎng)兩種指令格式，其中單字長(zhǎng)指令用 于算術(shù)邏輯和I / O 類指令，雙字長(zhǎng)用于訪問(wèn)主存的指令。 159543210 OP R1 R2 159865320 OP X R2 D X = =000 直接尋址 X = =001 立即數(shù) X = =010 相對(duì)尋址 X = =011 基值尋址 X = =100 間接尋址 X = =101 變址尋址 尋址方式由尋址模式 X

9、定義如下： E = D（ 64K） D =操作數(shù) E = PC + D PC = 16 位 E = Rb + D ， Rb =16 位 E =（ D） E = Rx + D ， Rx = 10 位 五.解：可采用多體交叉存取方案，即將主存分成8個(gè)相互獨(dú)立、容量相同的模塊M。, M1, M2, M7,每個(gè)模塊32M X 32位。它各自具備一套地址寄存器、數(shù)據(jù)緩沖寄存器, 各自以同等的方式與 CPU傳遞信息，其組成結(jié)構(gòu)如圖B3.3 : CPU 7 7 9 毎 1 1 Mo A/i 圖 B3.3 8個(gè)存 CPU訪問(wèn)8個(gè)存貯模塊，可采用兩種方式：一種是在一個(gè)存取周期內(nèi)，同時(shí)訪問(wèn) 貯模塊，由存貯器控制器

10、控制它們分時(shí)使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期 內(nèi)分時(shí)訪問(wèn)每個(gè)體，即經(jīng)過(guò)1 / 8 存取周期就訪問(wèn)一個(gè)模塊。這樣，對(duì)每個(gè)模塊而言，從 CPU給出訪存操作命令直到讀出信息，仍然是一個(gè)存取周期時(shí)間。而對(duì)CPU來(lái)說(shuō)，它可以在 一個(gè)存取周期內(nèi)連續(xù)訪問(wèn) 8個(gè)存貯體，各體的讀寫過(guò)程將重疊進(jìn)行。 六. 解：加法指令“ ADD X （ RJ ”是一條隱含指令，其中一個(gè)操作數(shù)來(lái)自AC。，另一個(gè) 操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容（RJ加上指令格式中的 X量值決定, 可認(rèn)為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4，相應(yīng)的微操作控制信 號(hào)列在框圖外。 PC4i lARiw 讀

11、IM.IDRi* +IR(A)-*ACt PCIAR 4- * AC tin ACDAR AC】祺 DAR!p DM-* DDR ACoaut (RUS th + DDRBUS.ACh, 圖 B3.4 七. 解：分五個(gè)階段：請(qǐng)求總線，總線仲裁，尋址（目的地址） ，信息傳送，狀態(tài)返回（錯(cuò) 誤報(bào)告），如圖B3.5所示： 總線時(shí)鐘 njrLrm. 啟動(dòng)倩號(hào) 讀命令I(lǐng) 地址線Z址） 數(shù)據(jù)變（sF） 認(rèn)可1 圖 B3.5 八. 解：該中斷系統(tǒng)可以實(shí)行 5重中斷，中斷優(yōu)先級(jí)的順序是，優(yōu)先權(quán) 1最高，主程序 運(yùn)行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6）。 圖B3.2中出現(xiàn)了 4重中斷。中斷過(guò)程如下：主程序運(yùn)行到Ti時(shí)刻，響應(yīng)優(yōu)先權(quán) 4的中 斷源的中斷請(qǐng)求并進(jìn)行中斷服務(wù)；到T3時(shí)刻，優(yōu)先權(quán) 4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了 優(yōu)先權(quán)3的中斷源的中斷請(qǐng)求；暫停優(yōu)先權(quán)4的中斷服務(wù)，而響應(yīng)優(yōu)先權(quán)3的中斷。至U T4 時(shí)刻，又被優(yōu)先權(quán)2