基于DDS信號發(fā)生器設(shè)計(jì)優(yōu)秀論文

1、武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文保 密 類 別     編 號 xxxxxxxxx xxxxxxxx畢 業(yè) 論 文基于DDS信號發(fā)生器 系 別        專 業(yè)            年 級            學(xué) 號       姓 名        &#

2、160; 指導(dǎo)老師         xxxxxxxx年 xx月xx 日摘 要 信號發(fā)生器是現(xiàn)代電子系統(tǒng)的重要組成部分，是決定電子系統(tǒng)性能的關(guān)鍵設(shè)備之一。隨著現(xiàn)代電子技術(shù)的發(fā)展，基于DDS的信號發(fā)生器設(shè)計(jì)具有非常重要的實(shí)踐意義和廣闊的應(yīng)用前景。論文介紹了頻率合成的概念、發(fā)展以及直接數(shù)字頻率合成技術(shù)（即DDS技術(shù)）的現(xiàn)狀和發(fā)展趨勢。在認(rèn)真分析了DDS的工作原理及其基本結(jié)構(gòu)的基礎(chǔ)上，設(shè)計(jì)了一種結(jié)構(gòu)簡單性能優(yōu)良的DDS信號發(fā)生器。信號發(fā)生器的硬件部分包括三個(gè)模塊，分別是信號產(chǎn)生和控制模塊、人機(jī)交互模塊和信號處理模塊。測試結(jié)果表明，設(shè)計(jì)的DDS

3、信號發(fā)生器產(chǎn)生的正弦波信號完全滿足設(shè)計(jì)要求。能產(chǎn)生不失真的正弦波，正弦波頻率在1kHz30MHz范圍內(nèi)，頻率穩(wěn)定度優(yōu)于10-3。本系統(tǒng)最大的特點(diǎn)是，輸出的正弦波信號具有很高的幅度穩(wěn)定性，其幅度在通頻帶內(nèi)變化量小于1dB。本設(shè)計(jì)可以通過鍵盤、顯示器等人機(jī)接口進(jìn)行信息交換，實(shí)現(xiàn)了操作的智能化。關(guān)鍵詞：信號發(fā)生器 DDS AD9851 單片機(jī) 頻率合成IThe Design Of DDS Signal GeneratorAbstractSignal Generator is a modern electronic system is an important part of the electron

4、ic system is to determine the performance of key equipment. With the development of modern electronic technology, DDS-based signal generator design has very important practical significance and broad application prospects.This paper uses the first integrated chip-based DDS signal generator design. T

5、his paper introduces the concept of frequency synthesis, development and direct digital frequency synthesis (DDS technology ie) the status quo and development trends. After carefully analyzing the working principle of the DDS and the basic structure of the case, the design of a simple structure and

6、excellent performance of the DDS signal generator. The hardware portion of the signal generator consists of three modules, namely, signal generation and control modules, interactive modules and signal processing module.Test results show that the DDS sine wave signal generator frequency output design

7、ed to fully meet the design requirements. Sine wave output frequency 1kHz 30MHz range, can produce undistorted sine wave, frequency stability better than 10-3, passband amplitude variation is less than 1dB. The system outputs the sine wave signal with high amplitude stability. The system can be via

8、the keyboard, monitor, and other man-machine interfaces for information exchange, to achieve intelligent operation.Based on the proven design of integrated chips based on DDS signal generator design is entirely feasible.Keywords: Signal Generator DDS AD9851 single-chip frequency synthesizerII目 錄第1章

9、緒論1.1 研究背景11.2 課題研究的目的和意義11.3 國內(nèi)外的研究狀況21.4 設(shè)計(jì)基本要求及應(yīng)完成的成果形式3第2章 系統(tǒng)總體方案設(shè)計(jì)及原理分析2.1 方案論證與選擇42.2 系統(tǒng)總體方案設(shè)計(jì)42.3 DDS技術(shù)的基本原理52.4 DDS的工作特點(diǎn)6第3章 系統(tǒng)的硬件電路設(shè)計(jì)3.1 單片機(jī)控制電路83.1.1 單片機(jī)與鍵盤的接口83.1.2 單片機(jī)與液晶的接口103.1.3 單片機(jī)與AD9851的接口113.2 基于DDS的波形合成電路113.2.1 AD9851的性能和特點(diǎn)123.2.2 OPA690的性能與特點(diǎn)133.2.3 波形合成電路133.3 低通濾波器的設(shè)計(jì)143.4 幅度

10、控制電路153.4.1 DAC7811的性能和特點(diǎn)153.4.2 DAC7811做衰減電路原理153.5 功率放大電路163.5.1 THS3091的性能與特點(diǎn)163.5.2 功率放大電路設(shè)計(jì)17第4章 系統(tǒng)的軟件設(shè)計(jì)4.1 程序流程圖184.2 AD9851程序設(shè)計(jì)194.2.1 頻率/相位的控制194.2.2 并行工作方式194.2.3 單片機(jī)程序設(shè)計(jì)20第5章 系統(tǒng)的調(diào)試結(jié)果5.1 系統(tǒng)的性能測試與分析215.2 實(shí)際電路中的遇到的問題23結(jié) 論24參考文獻(xiàn)25附錄 系統(tǒng)電路總圖26附錄 系統(tǒng)程序26后 記35第1章 緒論隨著現(xiàn)代電子技術(shù)的發(fā)展，在自動化系統(tǒng)、通信系統(tǒng)，電子對抗以及各種電

11、子測量技術(shù)中，我們常常需要一個(gè)高精度、頻率可變的信號源。近年來隨著直接數(shù)字頻率合成技術(shù)（Direct Digital Frequency Synthesis，簡稱DDS）的發(fā)展，DDS技術(shù)所具有的頻率分辨率高、頻率轉(zhuǎn)變速度快、輸出相位連續(xù)、相位噪聲低、可編程和全數(shù)字化、便于集成等優(yōu)點(diǎn)，使DDS信號發(fā)生的設(shè)計(jì)與應(yīng)用成為電子電路設(shè)計(jì)的重要課題。1.1 研究背景 直接數(shù)字頻率合成技術(shù) (Direct Digital FrequencySynthesis ,即 DDFS。它采用全數(shù)字方法，從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。目前，實(shí)現(xiàn)DDS技術(shù)的方法主要有兩種：采用FPGA構(gòu)成DDS

12、和采用集成DDS芯片。利用FPGA 構(gòu)成DDS可以根據(jù)需要方便地實(shí)現(xiàn)各種比較復(fù)雜的功能，具有良好的使用性能，但是利用FPGA設(shè)計(jì)的DDS電路采用全數(shù)字式編程結(jié)構(gòu)，不可避免的引入雜散，因此輸出的雜散干擾相對較大。就合成信號的質(zhì)量而言，由于專用DDS集成芯片采用特定的集成工藝，內(nèi)部數(shù)字信號抖動很小，可以輸出很高質(zhì)量的模擬信號。因此，直接采用集成DDS單片芯片設(shè)計(jì)合成信號發(fā)生器越來越成為主流設(shè)計(jì)。1.2 課題研究的目的和意義信號發(fā)生器作為電子技術(shù)領(lǐng)域中最基本的電子儀器，廣泛應(yīng)用于航空航天測控、通信系統(tǒng)、電子對抗、電子測量、科研等各個(gè)領(lǐng)域中。隨著電子信息技術(shù)的發(fā)展，對其性能的要求也越來越高，如要求頻率

13、穩(wěn)定性高、轉(zhuǎn)換速度快，具有調(diào)幅、調(diào)頻、調(diào)相等功能，另外還經(jīng)常需要兩路正弦信號不僅具有相同的頻率，同時(shí)要有確定的相位差。因此，對更高性能的信號發(fā)生器的設(shè)計(jì)與研究具有重要意義。隨著數(shù)字信號處理和集成電路技術(shù)的發(fā)展，直接數(shù)字頻率合成（DDS）的應(yīng)用也越來越廣泛。DDS具有相位和頻率分辨率高、穩(wěn)定度好、頻率轉(zhuǎn)換時(shí)間短、輸出相位連續(xù)、可以實(shí)現(xiàn)多種數(shù)字與模擬調(diào)制的優(yōu)點(diǎn)，而可編程邏輯器件（FPGA）具有集成度高、通用性好、設(shè)計(jì)靈活、編程方便、可以實(shí)現(xiàn)芯片的動態(tài)重構(gòu)等特點(diǎn)，因此可以快速地完成復(fù)雜的數(shù)字系統(tǒng)。但由于模擬調(diào)相方法有生產(chǎn)性差、調(diào)試不方便、調(diào)制度控制不精確等缺點(diǎn)，采用數(shù)字方法實(shí)現(xiàn)各種模擬調(diào)制也越來越普

14、遍。由于現(xiàn)在許多DDS芯片都直接提供了實(shí)現(xiàn)多種數(shù)字調(diào)制的功能，使用更為簡單方便。因此，采用DDS芯片的DDS信號發(fā)生器設(shè)計(jì)方案已成為目前信號發(fā)生器設(shè)計(jì)的主流方案。1.3 國內(nèi)外的研究狀況 自80年代以來各國都在研制DDS產(chǎn)品，隨著基礎(chǔ)電路制造工藝的逐步提高，通過采用先進(jìn)的工藝和低功耗的設(shè)計(jì)，DDS的工作速度已經(jīng)有了很大的提高并廣泛的應(yīng)用于各個(gè)領(lǐng)域。其中以AD公司的產(chǎn)品比較有代表性。如AD7008，AD9850，AD9851，AD9858，AD9953等，其系統(tǒng)時(shí)鐘頻率從30MHz到1GHz不等。這些芯片還具有調(diào)制功能，如AD7008可以產(chǎn)生正交調(diào)制信號，AD9852可以產(chǎn)生FSK、PSK、線性

15、調(diào)頻以及幅度調(diào)制的信號。芯片內(nèi)部采用了優(yōu)化設(shè)計(jì)，大多采用了流水技術(shù)，提高了相位累加器的工作頻率，進(jìn)一步提高了DDS芯片的輸出頻率。通過運(yùn)用流水技術(shù)在保證相位累加器工作頻率的前提下，相位累加器的字長可以設(shè)計(jì)的更長，如AD9953的相位累加器達(dá)到了32位。同時(shí)為了抑制雜散，這些芯片大多采用了隨機(jī)抖動法提高無雜散動態(tài)范圍。運(yùn)用DDS技術(shù)生產(chǎn)的任意波形信號發(fā)生器是一類較新的信號源并已經(jīng)廣泛投入使用。它不僅能產(chǎn)生傳統(tǒng)函數(shù)信號器能產(chǎn)生的正弦波、方波、三角波、齒波，還可以產(chǎn)生任意編輯的波形。由于DDS的自身特點(diǎn)，還可以很容易的產(chǎn)生一些數(shù)字調(diào)制信號，如FSK、PSK等，一些高端的信號發(fā)生器甚至可以產(chǎn)生通信信號

16、。同時(shí)輸出波形的頻率分辨率、頻率精度等指標(biāo)也有很大的提高.雖然DDS技術(shù)的應(yīng)用日益廣泛，但是目前可以產(chǎn)生多種通信信號的儀器數(shù)量很少而且價(jià)格非常昂貴，在現(xiàn)代的通信對抗和無線電監(jiān)測研究中，人們多使用的是基于DDS技術(shù)的任意波形發(fā)生器，使用前需將所需波形的數(shù)據(jù)輸入儀器，過程比較繁瑣，信號參數(shù)改變時(shí)需重新產(chǎn)生和輸入數(shù)據(jù)，操作也不很方便，使DDS技術(shù)的使用受到了限制。如何合理地基于DDS技術(shù)研制出一種新型的結(jié)構(gòu)簡便、易于操作、成本低廉的信號發(fā)生器是本文的主要內(nèi)容。由于DDS的自身特點(diǎn)決定了它存在以下兩個(gè)比較明顯的缺點(diǎn)：一是輸出信雜散比較大，二是輸出信號的帶寬受到限制。DDS輸出雜散比較大這是由于信號合成

17、過程中的相位截?cái)嗾`差、D/A轉(zhuǎn)換器的截?cái)嗾`差和D/A轉(zhuǎn)換器的非線性造成的。隨著技術(shù)的發(fā)展這些問題正在逐步得到解決。如通過增加波形ROM的長度減小相位截?cái)嗾`差，通過增加波形ROM的字長和D/A轉(zhuǎn)換器位數(shù)來減小D/A轉(zhuǎn)換器產(chǎn)生量化誤差。最新的DDS芯片中采用了14bit的D/A轉(zhuǎn)換器。 國內(nèi)外學(xué)者在對DDS輸出的頻譜做了大量的分析以后，總結(jié)出了誤差的頻域分布規(guī)律建立了誤差模型，在分析DDS頻譜特性的基礎(chǔ)上又提出了一些降低雜散功率的方法，可以通過采樣的方法降低帶內(nèi)誤差功率，可以用隨機(jī)抖動法提高無雜散動態(tài)范圍即在D/A轉(zhuǎn)換器的低位上加干擾打破DDS輸出的周期性，從而把周期性的雜散分量打散使之均勻化。

18、為了迸一步提高DDS的輸出頻率，產(chǎn)生了很多DDS與其他技術(shù)結(jié)合的頻率合成方法。如當(dāng)輸出信號是高頻窄帶信號的時(shí)候可以用混頻濾波的方法擴(kuò)展DDS的輸出，也可以利用DDS的頻譜特性來產(chǎn)生高頻信號，如輸出它較高的鏡像頻率。DD和PLL相結(jié)合的方法也是一種有效的方法。這種方法兼顧了兩者的優(yōu)點(diǎn)，既有較高的頻率分辨率，又有較高的頻譜純度。DDS和PLL相結(jié)合一般有兩種實(shí)現(xiàn)方法：DDS激勵(lì)PLL的鎖相倍頻方式和PLL內(nèi)插DDS方式。1.4 設(shè)計(jì)基本要求及應(yīng)完成的成果形式本課題需要認(rèn)真學(xué)習(xí)和研究DDS這項(xiàng)新技術(shù)，廣泛閱讀有關(guān)DDS信號發(fā)生器設(shè)計(jì)的文獻(xiàn)和資料，完成DDS信號發(fā)生器的設(shè)計(jì)，其基本要求如下：（1）正弦

19、波輸出頻率范圍：1kHz30MHz；（2）輸出頻率值可予置，輸出頻率予置最小步進(jìn)值：10Hz； （3）輸出電壓幅度：在負(fù)載電阻上的最大輸出電壓的峰-峰值不小于6V；（4）輸出幅度可予置，予置最小步進(jìn)值：0.5V （電壓峰-峰值）；（5）輸出信號頻率誤差：優(yōu)于10-4；輸出幅度誤差：優(yōu)于10-1；輸出波形用示波器觀察時(shí)無明顯失真。本課題需要完成DDS信號源的總體設(shè)計(jì)、電路的制作與調(diào)試、軟件系統(tǒng)的設(shè)計(jì)與調(diào)試，并給出必要的實(shí)驗(yàn)結(jié)果。第2章 系統(tǒng)總體方案設(shè)計(jì)及原理分析2.1 方案論證與選擇 方案一采用基于FPGA芯片的解決方案。利用FPGA則可以根據(jù)需要方便地實(shí)現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，具

20、有良好的實(shí)用性，雖然FPGA能輸出較高質(zhì)量的信號，但信號精度有一定的誤差，且實(shí)現(xiàn)起來過程比較繁瑣，對編程有很高的要求。方案二：采用高性能DDS集成芯片的解決方案。隨著微電子技術(shù)的飛速發(fā)展，目前市場上性能優(yōu)良的DDS產(chǎn)品不斷推出，AD9851是AD公司1996年推出的高集成度DDS頻率合成器，采用了先進(jìn)的DDS技術(shù)。AD9851可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可程控的正弦波信號輸出。AD9851不僅外圍電路簡單，而且其接口控制也很簡單，可以用8位并行口或1位串行口直接輸入頻率、相位等控制數(shù)據(jù)，對于編程技術(shù)要求不高。32位頻率控制字，在180MHz的時(shí)鐘控制下，輸出頻率分辨率達(dá)0.04HZ。先進(jìn)的

21、CMOS工藝使AD9851不僅性能指標(biāo)一流，而且功耗少，在3.3V供電時(shí)，功耗僅為155mW。擴(kuò)展工業(yè)級溫度范圍為-40+85攝氏度。 通過對這兩種方案的認(rèn)真分析和比較，考慮到AD9851集成DDS芯片的優(yōu)越性能，結(jié)合實(shí)際情況，本次設(shè)計(jì)采用基于AD9851的DDS信號發(fā)生器設(shè)計(jì)方案。2.2 系統(tǒng)總體方案設(shè)計(jì)本系統(tǒng)采用DDS集成芯片的全數(shù)控函數(shù)信號發(fā)生器設(shè)計(jì)方案。 根據(jù)輸出正弦波信號的頻率帶寬和幅度的要求，選用了美國AD公司的AD9851 芯片；通過單片機(jī)控制和處理AD9851的32位頻率控制字，再經(jīng)放大、濾波后加至以純電阻網(wǎng)絡(luò)的DAC7811為核心的數(shù)字衰減網(wǎng)絡(luò)， 從而實(shí)現(xiàn)了信號幅度、頻率以及

22、輸出等選項(xiàng)的全數(shù)字控制。基于DDS的信號發(fā)生器系統(tǒng)框圖如圖2.1所示。 圖2.1 信號發(fā)生器總體系統(tǒng)框圖正弦波功率放大電路幅度控制電路低通濾波器 30M晶振單片機(jī)（AT89C51）DDS電路（AD9851）顯示按鍵本系統(tǒng)主要由單片機(jī)系統(tǒng)板、DDS直接頻率信號合成器、低通濾波器，程控衰減電路、功率放大電路等部分組成。單片機(jī)系統(tǒng)是整個(gè)系統(tǒng)控制部分，完成對鍵盤進(jìn)行掃描讀入頻率，幅度信息，頻率信息經(jīng)轉(zhuǎn)換后輸出到芯片AD9851等功能。AD9851產(chǎn)生對應(yīng)頻率的正弦波，通過差分放大電路對正弦波信號進(jìn)行放大；利用濾波電路，改善DDS輸出頻譜的雜散，使其輸出頻譜更加純凈；通過幅度控制電路調(diào)節(jié)正弦波輸出幅度；

23、通過功率放大電路增加輸出電流，增強(qiáng)系統(tǒng)帶負(fù)載能力。 用戶從儀器面板上按鍵輸入命令，鍵盤輸入的數(shù)字信息經(jīng)AT89C52控制的LCD1602顯示。單片機(jī)控制DDS芯片輸出信號，通過后級信號調(diào)理電路，輸出所需的信號。整系統(tǒng)實(shí)現(xiàn)了正弦波信號輸出頻率、幅度預(yù)置，具有良好的人機(jī)交互功能。2.3 DDS技術(shù)的基本原理DDS的基本工作原理：任何頻率的正弦波都可以看做由一系列的取樣點(diǎn)構(gòu)成的。因此，可以把一個(gè)周期的正弦波行的取樣數(shù)據(jù)預(yù)先存放在一段ROM單元，然后在時(shí)鐘的控制下，按序從這些ROM單元中讀出，再經(jīng)過D/A轉(zhuǎn)換，就可以得到一定頻率的正弦信號。 下面就AD9851如何實(shí)現(xiàn)正弦波來介紹DDS的基本原理，如圖

24、2.2所示。圖2.2中層虛線內(nèi)是一個(gè)完整的可編程DDS系統(tǒng)，外層虛線內(nèi)包含了AD9851的主要組成部分。AD9851內(nèi)含可編程DDS系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成?？删幊藾DS系統(tǒng)的核心是相位累加器，它由一個(gè)加法器和一個(gè)N位相位寄存器組成。每來一個(gè)外部參考時(shí)鐘，相位寄存器便以步長M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息，每一個(gè)地址對應(yīng)正弦波中0°360°范圍的一個(gè)相位點(diǎn)。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅(qū)動D/A轉(zhuǎn)換器以輸出模式量。相位寄存器每過2N/M個(gè)外部參考時(shí)鐘

25、后返回到初始狀態(tài)一次，相位地正弦查詢表每一個(gè)循環(huán)也回到初始位置，從而使整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期To=Tc*2N/M，頻率fout=M*fc/2N，Tc、fc分別為外部參考時(shí)鐘的周期和頻率。AD9851采用32位的相位累加器將信號截?cái)喑?4位輸入到正弦查詢表，查詢表的輸出再被截?cái)喑?0位后輸入到DAC，DAC再輸出兩個(gè)互補(bǔ)的電流。D/A轉(zhuǎn)換器滿量程輸出電流通過一個(gè)外接電阻RSET調(diào)節(jié)，調(diào)節(jié)關(guān)系為ISET=32(1.148V/RSET)，RSET的典型值是3.9k。將DAC的輸出經(jīng)低通濾波后接到AD9851內(nèi)部的高速比較器上即可直接輸出一個(gè)抖動很小的方波。AD9851在接上精

26、密時(shí)鐘源和寫入頻率相位控制字之間后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接用作頻率信號源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。在180MHz的時(shí)鐘下，32位的頻率控制字可使AD9851的輸出頻率分辨率達(dá)0.0291Hz；并具有5位相位控制位，而且允許相位按增量180°、90°、45°、22.5°、11.25°或這些值的組合進(jìn)行調(diào)整。微控制器頻率寄存器相位控制字 波形數(shù)據(jù)表LPF相位累加器DAC 相位寄存器 寄存器 圖 2.2 AD9851的結(jié)構(gòu)框圖 2.4 DDS的工作特點(diǎn)1.實(shí)時(shí)模擬仿真的高精密信號 在DDS的波形存儲

27、器中存入正弦波形及方波、三角波、鋸齒波等大量非正弦波形數(shù)據(jù)，然后通過手控或用計(jì)算機(jī)編程對這些數(shù)據(jù)進(jìn)行控制，就可以任意改變輸出信號的波形。利用DDS具有的快速頻率轉(zhuǎn)換、連續(xù)相位變換、精確的細(xì)調(diào)步進(jìn)的特點(diǎn)，將其與簡單電路相結(jié)合就構(gòu)成精確模擬仿真各種信號的的最佳方式和手段。這是其它頻率合成方法不能與之相比的。例如它可以模擬各種各樣的神經(jīng)脈沖之類的波形，重現(xiàn)由數(shù)字存儲示波器（DSO）捕獲的波形。2.實(shí)現(xiàn)各種復(fù)雜方式的信號調(diào)制DDS也是一種理想的調(diào)制器，因?yàn)楹铣尚盘柕娜齻€(gè)參量：頻率、相位和幅度均可由數(shù)字信號精確控制，因此DDS可以通過預(yù)置相位累加器的初始值來精確地控制合成信號的相位，從而達(dá)到調(diào)制的目的。

28、現(xiàn)代通信技術(shù)中調(diào)制方式越來越多，BPSK，QPSK，MSK都需要對載波進(jìn)行精確的相位控制。而DDS的合成信號的相位精度由相位累加器的位數(shù)決定。一個(gè)32位的相位累加器可產(chǎn)生43億個(gè)離散的相位電平，而相位精度可控制在8×103度的范圍內(nèi)，因此，在轉(zhuǎn)換頻率時(shí)，只要通過預(yù)置相位累加器的初始值，即可精確地控制合成信號的相位，很容易實(shí)現(xiàn)各種數(shù)字調(diào)制方式。3.實(shí)現(xiàn)頻率精調(diào)，作為理想的頻率源 DDS能有效地實(shí)現(xiàn)頻率精調(diào)，它可以在許多鎖相環(huán)（PLL）設(shè)計(jì)中代替多重環(huán)路。在一個(gè)PLL中保持適當(dāng)?shù)姆诸l比關(guān)系，可以將DDS的高頻率分辨率及快速轉(zhuǎn)換時(shí)間特性與鎖相環(huán)路的輸出頻率高、寄生噪聲和雜波低的特點(diǎn)有機(jī)地結(jié)

29、合起來，從而實(shí)現(xiàn)更為理想的DDSPLL混合式頻率合成技術(shù)。在頻率粗調(diào)時(shí)用PLL來覆蓋所需工作頻段，選擇適當(dāng)?shù)姆诸l比可獲得較高的相位噪聲，而DDS被用來覆蓋那些粗調(diào)增量，在其內(nèi)實(shí)現(xiàn)頻率精調(diào)。這種方案以其優(yōu)越的相位穩(wěn)定性和極低的顫噪效應(yīng)滿足了各種系統(tǒng)對頻率源苛刻的技術(shù)要求。這也是目前開發(fā)應(yīng)用DDS技術(shù)最廣泛的一種方法。 第3章 系統(tǒng)的硬件電路設(shè)計(jì)本課題的功能電路與相關(guān)部件較多，為了便于研制期間的調(diào)試與最終成品的產(chǎn)業(yè)化，系統(tǒng)采用了模塊化的思想進(jìn)行設(shè)計(jì)。先把各個(gè)相關(guān)的電路與部件做成相互獨(dú)立的分離模塊，而系統(tǒng)的功能則是通過各模塊間的級聯(lián)來完成的。下面將分別敘述各功能模塊及其中所用到的器件、電路以及在系統(tǒng)

30、設(shè)計(jì)、調(diào)試過程中應(yīng)該注意的問題。3.1 單片機(jī)控制電路 AT89C52是INTEL公司MCS-51系列單片機(jī)中基本的產(chǎn)品，它采用ATMEL公司可靠的CMOS工藝技術(shù)制造的高性能8位單片機(jī)，屬于標(biāo)準(zhǔn)的MCS-51的HCMOS產(chǎn)品。它結(jié)合了CMOS的高速和高密度技術(shù)及CMOS的低功耗特征，它基于標(biāo)準(zhǔn)的MCS-51單片機(jī)體系結(jié)構(gòu)和指令系統(tǒng)，屬于89C52增強(qiáng)型單片機(jī)版本，集成了時(shí)鐘輸出和向上或向下計(jì)數(shù)器等更多的功能，適合于類似馬達(dá)控制等應(yīng)用場合。AT89C52內(nèi)置8位中央處理單元、256字節(jié)內(nèi)部數(shù)據(jù)存儲器RAM、8k片內(nèi)程序存儲器（ROM）32個(gè)雙向輸入/輸出(I/O)口、3個(gè)16位定時(shí)/計(jì)數(shù)器和5

31、個(gè)兩級中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)時(shí)鐘振蕩電路。此外AT89C52還可工作于低功耗模式，可通過兩種軟件選擇空閑和掉電模式。在空閑模式下凍結(jié)CPU而RAM定時(shí)器、串行口和中斷系統(tǒng)維持其功能。掉電模式下，保存RAM數(shù)據(jù)，時(shí)鐘振蕩停止，同時(shí)停止芯片內(nèi)其它功能。AT89C52有PDIP(40pin)和PLCC(44pin)兩種封裝形式。3.1.1 單片機(jī)與鍵盤的接口 XTAL1是片內(nèi)振蕩器的反相放大器輸入端，XTAL2則是輸出端，使用外部振蕩器時(shí)，外部振蕩信號應(yīng)直接加到XTAL1，而XTAL2懸空。內(nèi)部方式時(shí)，時(shí)鐘發(fā)生器對振蕩脈沖二分頻，如晶振為12MHz，時(shí)鐘頻率就為6MHz。晶振的頻率可以

32、在1MHz-24MHz內(nèi)選擇。電容取30PF左右。AT89C52中有一個(gè)用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。這個(gè)放大器與作為反饋元件的片外石英晶體或者陶瓷諧振器一起構(gòu)成自激振蕩器。片外石英晶體或者陶瓷諧振器及電容C20、C21接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容C20、C21雖然沒有十分嚴(yán)格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性，這里采用電容30pF，晶振采用11.0592MHz。AT89C52的外部復(fù)位電路有上電自動復(fù)位和手動按鍵復(fù)位。上電復(fù)位電容充電來實(shí)現(xiàn)。手

33、動按鍵復(fù)位又分為按鍵電平復(fù)位和按鍵脈沖復(fù)位。按鍵電平復(fù)位電路是在普通RC復(fù)位電路的基礎(chǔ)上接一個(gè)有下拉電阻10k、上拉電容10f接VCC，電源由開關(guān)接至復(fù)位腳（和上拉電容并聯(lián)），上拉電容支路負(fù)責(zé)在“上電”瞬間實(shí)施復(fù)位；開關(guān)通過10k下拉電阻分壓器，保證對單片機(jī)實(shí)施按鍵電平復(fù)位。電路圖如3.1圖所示。 圖3.1 單片機(jī)控制電路原理圖 單片機(jī)通過CD4068與按鍵相連，從而用按鍵來控制單片機(jī)內(nèi)部指令的發(fā)送。電路圖如3.2所示。 圖3.2 單片機(jī)與鍵盤的電路連接圖3.1.2 單片機(jī)與液晶的接口（1）LCD1602的主要性能 1602型LCD可以顯示2行16個(gè)字符，有8位數(shù)據(jù)總線D0D7和RS，R/W，

34、EN三個(gè)控制端口，工作電壓為5V，并且具有字符對比度調(diào)節(jié)和背光功能。1602型LCD的接口信號說明，如表3.1所示：表 3.1 LCD1602接口說明編號符號引腳說明編號符號引腳說明1VSS電源地9D2Data I/O2VDD電源正極10D3Data I/O3VL液晶顯示偏壓信號11D4Data I/O4RS數(shù)據(jù)/命令選擇端（H/L）12D5Data I/O5R/W讀寫選擇端（H/L）13D6Data I/O6E使能信號14D7Data I/O7D0Data I/O15BLA背光源正極8D1Data I/O16BLK背光源負(fù)極 讀狀態(tài)：輸入：RS=L，RW=H，E=H輸出：D0D7=狀態(tài)字讀數(shù)

35、據(jù)：輸入：RS=H，RW=H，E=H輸出：無寫指令：輸入：RS=L，RW=L，D0D7=指令碼，E=高脈沖 輸出：D0D7寫數(shù)據(jù)：輸入：RS=H，RW=L，D0D7=數(shù)據(jù)，E=高脈沖 輸出：無（2） LCD與單片機(jī)的連接 圖 3.3 LCD與單片機(jī)的接口電路 在實(shí)際的接線中，1602的DB0DB7與89S52的P0口相接，RS與P3.5相接，R/W與P3.6相接，E與P3.7相接。VL與地之間接一個(gè)10k的滑動變阻器來到LCD1602初始顯示的調(diào)節(jié)。3.1.3 單片機(jī)與AD9851的接口 單片機(jī)與AD9851的接口既可采用并行方式,也可采用串行方式,但為了充分發(fā)揮芯片的高速性能,應(yīng)在單片機(jī)資源

36、允許的情況下盡可能選擇并行方式,本設(shè)計(jì)重點(diǎn)介紹其并行方式的接口。P3.1 I/O方式并行接口I/ O方式的并行接口電路比較簡單,但占用單片機(jī)資源相對較多,圖3.4是I/O方式并行接口的電路AD9851的數(shù)據(jù)線D0D7與P1口相連, FQ_UD和W_CLK分別與P2.3(10引腳)和P2.4(11引腳)相連,所有的時(shí)序關(guān)系均可通過軟件控制實(shí)現(xiàn)。 圖 3.4 AD9851與單片機(jī)的接口電路 3.2 基于DDS的波形合成電路信號的產(chǎn)生由DDS芯片AD9851與運(yùn)放OPA690組成。用戶通過鍵盤輸入的信號被AT89C52接收，并經(jīng)其處理后將計(jì)算出的控制字傳送給AD9851，由AD9851產(chǎn)生頻率幅度可

37、控的信號，但AD9851是正負(fù)電流輸出，需通過電阻轉(zhuǎn)化為電壓，再通過運(yùn)算放大電器OPA690組成的放大電路進(jìn)行電壓放大，送到下一級電路進(jìn)行工作。下面先具體紹AD9851和OPA690的性能和特點(diǎn)，再介紹由它們組成的波形合成電路。3.2.1 AD9851的性能和特點(diǎn) 本系統(tǒng)采用了美國模擬器件公司生產(chǎn)的高集成度產(chǎn)品 AD9851 芯片。AD9851 是在 AD9850 的基礎(chǔ)上，做了一些改進(jìn)以后生成的具有新功能的 DDS 芯片。AD9851 相對于 AD9850 的內(nèi)部結(jié)構(gòu)，只是多了一個(gè) 6 倍參考時(shí)鐘倍乘器，當(dāng)系統(tǒng)時(shí)鐘為 180MHz 時(shí)，在參考時(shí)鐘輸入端，只需輸入 30MHz 的參考時(shí)鐘即可。

38、AD9851 是由數(shù)據(jù)輸入寄存器、頻率/相位寄存器、具有 6 倍參考時(shí)鐘倍乘器的 DDS 芯片、10位的模/數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個(gè)部分組成。其中具有 6 倍參考時(shí)鐘倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函數(shù)功能查找表、D/A 變換器以及低通濾波器集成到一起。這個(gè)高速 DDS 芯片時(shí)鐘頻率可達(dá) 180MHz， 輸出頻率可達(dá) 70 MHz，分辨率為 0.04Hz，能滿足本設(shè)計(jì)的要求。AD9851采用28引腳的SSOP表面封裝，其引腳排列如圖3.5所示，各引腳定義如下：D0D7：8 位數(shù)據(jù)輸入口，可給內(nèi)部寄存器裝入 40 位控制數(shù)據(jù)。PGND：6 倍參考時(shí)鐘倍乘器地。PVCC：

39、6 倍參考時(shí)鐘倍乘器電源。W-CLK：字裝入信號，上升沿有效。FQ-UD：頻率更新控制信號，時(shí)鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。FREFCLOCK：外部參考時(shí)鐘輸入。 CMOS/TTL 脈沖序列可直接或間接地加到 6 倍參考時(shí)鐘倍乘器上。在直接方式中，輸入頻率即是系統(tǒng)時(shí)鐘；在 6 倍參考時(shí)鐘倍乘器方式，系統(tǒng)時(shí)鐘為倍乘器輸出。 AGND：模擬地。AVDD：模擬電源(+5)。 DGND：數(shù)字地。 DVDD：數(shù)字電源(+5)。 RSET、DAC：外部復(fù)位連接端。 圖 3.5 AD9851管腳示意圖VOUTN：內(nèi)部比較器負(fù)向輸出端。 VOUTP：內(nèi)部比較器正向輸出端。 VINN：內(nèi)部比較器的負(fù)向輸入端。 VI

40、NP：內(nèi)部比較器的正向輸入端。DACBP：DAC 旁路連接端。 IOUTB： “互補(bǔ)”DAC 輸出。 IOUT：內(nèi)部 DAC 輸出端。 RESET：復(fù)位端。低電平清除 DDS累加器和相位延遲器為 0Hz 和 0 相位，同時(shí)置數(shù)據(jù)輸入為串行模式以及禁止 6 倍參考時(shí)鐘倍乘器工作。3.2.2 OPA690的性能與特點(diǎn) OPA690是一個(gè)可提供高寬帶，且單位增益穩(wěn)定，高轉(zhuǎn)換率輸入，輸出功率能力強(qiáng)的差分輸入電壓反饋運(yùn)算放大器。 OPA690采用8引腳的SSOP表面封裝，其引腳排列如圖3.6所示，各引腳定義如下： +VS:正電壓。-VS :負(fù)電壓。Output:輸出端。Inverting Input :

41、反相輸入。 圖3.6 OPA690管腳示意圖Noninverting Input :非反相輸入。 3.2.3 波形合成電路AD9851是正負(fù)電流輸出，需通過參考電阻調(diào)節(jié)輸出電流，再通過外接電阻調(diào)節(jié)輸出電壓，最后通過差分運(yùn)算放大器OPA690進(jìn)行電壓放大。此時(shí)參考電阻可選用3.9K，根據(jù)AD9851電流輸出公式： （3.1）正弦波輸出電流為10mA。由于AD9851的最大輸出電壓為1.5V，所以可通過外接100電阻，轉(zhuǎn)化為1V的電壓，最后通過單位增益帶寬可達(dá)220MHz的差分運(yùn)算放大器OPA690進(jìn)行電壓放大，它的電壓負(fù)反饋放大公式為： (3.2)此設(shè)計(jì)選擇放大4倍，所以送入下一級的電壓為4V。

42、電路圖如圖3.7所示。 圖 3.7 基于DDS波形合成電路 3.3 低通濾波器的設(shè)計(jì) 為了使輸出的頻率不受外界和一些雜波的干擾，需用一個(gè)低通濾波器(LPF)濾除高次諧波。常見濾波器的種類及特性如下所示：（1）巴特沃思型：通帶內(nèi)響應(yīng)最為平坦，偶爾也稱為power term filter。（2）切比雪夫型：截至特性特別好，群延時(shí)特性不太好，通帶內(nèi)有等波紋起伏。（3）逆切比雪夫型：阻帶內(nèi)有零點(diǎn)，由于橢圓型比它更能得到更好的截止特性，因此，這類濾波器很少使用。（4）橢圓函數(shù)型：通帶內(nèi)有起伏，阻帶內(nèi)有零點(diǎn)，截止特性比其他濾波器好，但對器件要求嚴(yán)。（5）塞爾型：通帶內(nèi)延時(shí)特性最平坦，截止特性相當(dāng)差。（6）

43、高斯型：這種函數(shù)型的BPF常用于決定頻譜分析儀寬帶的濾波器中。（7）相位等波紋型：通帶內(nèi)的相位是等波紋變化的。（8）勒讓德型：截至特性比巴特沃思型好，并且可以用小的器件值來實(shí)現(xiàn)。本設(shè)計(jì)要求有較好的帶內(nèi)平坦度，并且有較高的帶外抑制度，綜合考慮所以本次設(shè)計(jì)采用的無源橢圓函數(shù)濾波器。無源濾波電路對阻抗匹配要求較高，為此專門設(shè)計(jì)了阻抗匹配部分。由于正弦波的最高輸出頻率為30MHz，為保證30MHz頻帶內(nèi)輸出幅度平坦且考慮到時(shí)鐘頻率為180MHZ和設(shè)計(jì)工藝，濾波器電路采用無源7階30MHz橢圓函數(shù)濾波器如圖3.11所示。正弦波從OPA690的差分放大電路輸出幅度為2V，經(jīng)過濾波模塊阻抗匹配部分的衰減，濾

44、波模塊輸出電壓為1V。圖 3.8 7階30MHz橢圓函數(shù)濾波器 3.4 幅度控制電路幅度控制電路很多，一般采用運(yùn)算放大器來實(shí)現(xiàn)。本設(shè)計(jì)可采用一種基于數(shù)模轉(zhuǎn)換器DAC7811的幅度控制電路，利用它的純電阻網(wǎng)絡(luò)，從而構(gòu)成衰減網(wǎng)絡(luò)來改變輸出電壓的方式，來滿足輸出幅度可予最小步進(jìn)值為0.5V的要求。3.4.1 DAC7811的性能和特點(diǎn) DAC7811是12位的D/A轉(zhuǎn)換器，使用一個(gè)有三線接口的雙緩存器，合乎與SPI和大多數(shù)SDO接口標(biāo)準(zhǔn)。當(dāng)運(yùn)用復(fù)合器件時(shí)，通過接口SDO可以菊花鏈?zhǔn)竭B接；通過SDO口，用戶可以回讀DAC register的值。上電時(shí)，移位寄存器的值0，DAC輸出從0開始。外部輸入?yún)⒖?/p>

45、電壓決定電流的滿額輸出電流。當(dāng)連接外部放大器后，反饋電阻可以提供溫度跟蹤和滿額電壓輸出。DAC7811采用10引腳的SSOP表面封裝，其引腳排列如圖3.9所示，各引腳定義如下：IOUT1：DAC電流輸出 IOUT2：DAC模擬地。GND：數(shù)字地。VDD：正電壓輸入端?？梢蕴峁┹斎?.7V5V的電壓。 圖 3.9 DAC7811管腳示意圖 ：D/A參考電壓輸入端。 3.4.2 DAC7811做衰減電路原理 DAC7811是一個(gè)串行通道的電流輸出的12位數(shù)模轉(zhuǎn)換器。有一個(gè)R2R的梯形結(jié)構(gòu)，有三個(gè)分離的MSBS。每一個(gè)2R引腳被連接到Iout1或者Iout2末端。這個(gè)R2R結(jié)構(gòu)連接一個(gè)外部參考輸入V

46、REF，可以用來實(shí)現(xiàn)DAC的滿額電流。這個(gè)R2R結(jié)構(gòu)可以外部連接一個(gè)10k左右的（反饋）電阻，這個(gè)外部參考電壓能夠在-15V+15V變化，所以實(shí)現(xiàn)兩極性的電流輸出。通過運(yùn)用外部I/V轉(zhuǎn)換和DAC7811反饋電阻，輸出電壓可以實(shí)現(xiàn)在VREF0之間的變化。圖 3.10 DAC7811內(nèi)部結(jié)構(gòu)圖當(dāng)運(yùn)用I/V轉(zhuǎn)換和反饋電阻后，這個(gè)DAC輸出電壓計(jì)算公式為： （3.3）每一個(gè)DAC代碼決定著2R引腳是指向Iout,因?yàn)镈AC的輸出阻抗隨著代碼而變化，則外部的I/V 轉(zhuǎn)換噪聲增益也會改變。出于這些因素，外部放大器必須有一個(gè)足夠低的偏移電壓，最終確定這一級的電路如下圖3.11所示： 圖3.11 幅度控制電路

47、 3.5 功率放大電路3.5.1 THS3091的性能與特點(diǎn) THS3091是電流型運(yùn)放，它的最大輸出電流為±250mA，低失真，低噪聲，高壓擺率，帶寬可達(dá)到210MHZ，寬電源電壓范圍：±5 V±15 V。 THS3091采用8引腳的SSOP表面封裝，其引腳排列如圖3.12所示，各引腳定義如下：VIN-：反相輸入端。VIN+：同相輸入端。VS-：負(fù)電源。VS+：正電源。VOUT：輸出端。圖3.12 THS3091管腳示意圖 3.5.2 功率放大電路設(shè)計(jì)本設(shè)計(jì)中主要求實(shí)現(xiàn)50負(fù)載電阻上的最大輸出電壓的峰-峰值不小于6V，通過歐姆定理：， （3.4）輸出電流至少為1

48、20mA,而普通運(yùn)放，輸出電流一般為100mA，再根據(jù)壓擺率公式為： (3.5)算得壓擺率為1130V/µS，因此我們這里選擇電流反饋放大器THS3091，它的輸出電流為250mA，最大輸出電壓為20V，壓擺率為7300V/µS，帶寬可達(dá)到210MHZ，同時(shí)滿足輸出電流與輸出頻率及壓擺率要求。其電路圖如圖3.13所示： 圖3.13 THS3091實(shí)際電路圖 第4章 系統(tǒng)的軟件設(shè)計(jì)系統(tǒng)軟件的設(shè)計(jì)是建立在具體硬件電路基礎(chǔ)之上，根據(jù)系統(tǒng)功能要求可靠地實(shí)現(xiàn)系統(tǒng)的各種功能。好的軟件設(shè)計(jì)能夠充分發(fā)揮微控制器的運(yùn)算和邏輯控制功能，從而提高儀器的精度和使用的方便性。4.1 程序流程圖通過程

49、序預(yù)置頻率、幅度，并實(shí)現(xiàn)對頻率和幅度步進(jìn)的控制，處理用戶由鍵盤鍵入的頻率值和幅度值，判斷是否超出范圍，生成頻率控制字和幅度控制字，經(jīng)并行方式分別送入DDS和DAC7811，合成用戶所需的頻率和幅度，并通過程序?qū)崿F(xiàn)頻率和幅度的顯示。程序流程圖如圖4.1所示。開 始 AT89C52初始化AD9851初始化LCD1602初始化鍵盤掃描頻率或幅度設(shè)置顯示及數(shù)據(jù)輸出DAC7811初始化YN 圖 4.1 程序流程圖 4.2 AD9851程序設(shè)計(jì)4.2.1 頻率/相位的控制 表4.1 頻率/相位控制字中各位的功能為了使AD9851完成調(diào)頻、調(diào)相等功能，需要向AD9851輸入頻率/相位控制字。AD9851設(shè)置

50、有32位頻率控制字和5位相位控制字（共40位）的數(shù)據(jù)輸入寄存器，數(shù)據(jù)輸入寄存器是5個(gè)8位的寄存器，因此需要分5次存儲。40位的頻率/相位控制字各位的功能如表4.1所示。 4.2.2 并行工作方式 此設(shè)計(jì)AD9851采用的是并行工作模式，并行方式時(shí)序如圖4.2所示。40位的控制數(shù)據(jù)通過8位數(shù)據(jù)總線分5次裝入，順序?yàn)閃0W1W2W3W4。復(fù)位信號RESET有效，使輸入數(shù)據(jù)地址指針指向W0，當(dāng)WCLK端出現(xiàn)第一個(gè)上升沿時(shí)，寫入第一組8位數(shù)據(jù)，并把指針指向下一個(gè)輸入寄存器，WCLK端連續(xù)出現(xiàn)五個(gè)上升沿后，即完成全部40位控制數(shù)據(jù)的輸入（連續(xù)輸入5個(gè)數(shù)據(jù)后，WCLK端上升沿就不起作用）。當(dāng)FQUD端出現(xiàn)

51、上升沿信號時(shí)，40位數(shù)據(jù)會從數(shù)據(jù)輸入寄存器寫入頻率/相位寄存器，并啟動高速DDS按設(shè)置的頻率/相位輸出。與此同時(shí)，地址指針復(fù)位到第一個(gè)輸入寄存器，等待著下一組新數(shù)據(jù)的寫入。 圖4.2 AD9851時(shí)序圖4.2.3 單片機(jī)程序設(shè)計(jì)本設(shè)計(jì)AD9851工作在6倍參考時(shí)鐘倍乘器方式下，相位置于0，選擇非掉電模式，輸出信號頻率范圍為1kHz30MHz。AD9851的外部參考時(shí)鐘頻率為30MHz，設(shè)時(shí)鐘頻率，需要合成的頻率為，則AD9851的頻率控制字可有下式給出： （4.1）根據(jù)表4.1給出的控制數(shù)據(jù)格式，可知單片機(jī)主程序如圖4.3所示： 圖 4.3 單片機(jī)主程序 第5章 系統(tǒng)的調(diào)試結(jié)果5.1 系統(tǒng)的性

52、能測試與分析本系統(tǒng)包含了電源轉(zhuǎn)換模塊、單片機(jī)模塊、波形合成模塊、濾波模塊，功率放大模塊五大部分。測試時(shí)，先對系統(tǒng)每一部分進(jìn)行安裝測試，在每一部分測試無誤后進(jìn)行系統(tǒng)整體性能測試。本次測試所使用的直流穩(wěn)壓源型號為DC-POWER- SUPPLY-DF17315LL3A,測試采用的示波器型號為RIGOLDS1102E（100MHz雙通道示波器?？傁到y(tǒng)測試效果圖如圖5.1所示。 圖5.1 總系統(tǒng)測試效果圖在總系統(tǒng)調(diào)試無誤后開始測試DDS信號發(fā)生器各項(xiàng)指標(biāo)。本測試中，預(yù)置頻率分為6個(gè)檔位，分別為：10Hz、100Hz、1kHz、10kHz、100kHz、1MHz。頻率分辨步進(jìn)為10Hz，測試最低頻率分辨

53、率為10-4Hz。正弦波輸出頻率穩(wěn)定度測試時(shí)，輸出幅度預(yù)置為5.7V，系統(tǒng)直流偏量平均值為-28.4mV。測得正弦波輸出頻率穩(wěn)定度數(shù)據(jù)如表5.1所示。表 5.1 正弦波頻率穩(wěn)定度數(shù)據(jù)測試序列預(yù)置頻率實(shí)測頻率幅度值11kHz999.950Hz5.28V22kHz1.99992kHz5.48V35kHz4.99987kHz5.72V410kHz9.99975kHz5.76V520kHz19.9996kHz5.80V650kHz49.9989kHz5.88V7100kHz99.9977kHz5.96V8200kHz199.995kHz5.96V9500kHz499.989kHz5.96V101MHz999.977kHz5.92V112MHz1.99995MHz5.84V125MHz4.99989MHz5.84V1310MHz9.99977MHz5.72V1412MHz11.9997MHz5.64V1515MHz14.9997MHz5.60V1620MHz19.9995MHz5.60V1722MHz21.9995MHz5.72V1825MHz24.9994MHz5.70V1930MHz29.9993MHz5.20