NMOS工藝流程模擬及電學(xué)參數(shù)提取模擬實驗

1、實驗二 NMOS工藝流程模擬及電學(xué)參數(shù)提取模擬實驗一、實驗?zāi)康?. 熟悉Silvaco TCAD的仿真模擬環(huán)境；2. 掌握基本的nmos工藝流程，以及如何在TCAD環(huán)境下進行nmos工藝流程模擬；3. 掌握器件參數(shù)提前方法，以及不同工藝組合對nmos晶體管的閾值電壓、薄層電阻等電學(xué)參數(shù)的影響；二、實驗要求 仔細閱讀實驗內(nèi)容，獨立編寫程序，掌握基本的TCAD使用； 熟悉nmos晶體管的基本工藝流程，和關(guān)鍵工藝參數(shù)； 記錄Tonyplot的仿真結(jié)果，并進行相關(guān)分析。三、實驗內(nèi)容1. nmos晶體管整體工藝模擬設(shè)計nmos晶體管工藝流程模擬程序，運行得到相應(yīng)的器件模型(參考教程p57p60頁程序)N

2、MOS晶體管的基本工藝流程：a.襯底硅氧化：在襯底表面產(chǎn)生一層相對較厚的SiO2有選擇地刻蝕氧化區(qū)，暴露出將來用來生成MOS晶體管的硅表面；b.用一高質(zhì)量的氧化物薄膜覆蓋在Si表面，這層氧化物最終將形成MOS晶體管的柵極氧化物；c.在薄氧化層頂部淀積一層多晶硅。多晶硅可以用做MOS晶體管的柵電極材料，也可以用做硅集成電路中的互連線；d.成型和刻蝕多晶硅層，形成互連線和MOS管的柵極，刻蝕未覆蓋多晶硅的那層薄柵極氧化物，裸露出硅表層，這樣就可以在其上面形成源區(qū)和漏區(qū)了；e.通過擴散或離子注入的方式，整個硅表層就會被高濃度的雜質(zhì)所摻雜，形成源區(qū)和漏區(qū)；f.用一層SiO2絕緣層覆蓋整個表面對絕緣的氧

3、化層成型得到源極和漏極的接觸孔，表層蒸發(fā)覆蓋一層鋁，形成互連線，將金屬層成型并刻蝕，其表層形成了MOS管的互連。NMOS晶體管工藝流程模擬程序：go athena#line x loc=0 spac=0.1line x loc=0.2 spac=0.006line x loc=0.4 spac=0.006line x loc=0.5 spac=0.01#line y loc=0.00 spac=0.002line y loc=0.2 spac=0.005line y loc=0.5 spac=0.05line y loc=0.8 spac=0.15#init orientation=100 c

4、.phos=1e14 space.mul=2# pwell formation including masking o? of the nwell#di?us time=30 temp=1000 dryo2 press=1.00 hcl=3#etch oxide thick=0.02#Pwell Implantimplant boron dose=8e12 energy=100 pears#di?us temp=950 time=100 weto2 hcl=3# Nwell implant not shown# welldrive starts heredi?us time=50 temp=1

5、000 t.rate=4.000 dryo2 press=0.10 hcl=3#di?us time=220 temp=1200 nitro press=1#di?us time=90 temp=1200 t.rate=?4.444 nitro press=1#etch oxide all# sacri?cial “cleaning” oxidedi?us time=20 temp=1000 dryo2 press=1 hcl=3#etch oxide all# gate oxide grown heredi?us time=11 temp=925 dryo2 press=1.00 hcl=3

6、# Extract a design parameterextract name=“gateox” thickness oxide mat.occno=1 x.val=0.5#vt adjust implantimplant boron dose=9.5e11 energy=10 pearson#depo poly thick=0.2 divi=10#from now on the situation is 2D#etch poly left p1.x=0.35#method fermi compressdi?use time=3 temp=900 weto2 press=1.0#implan

7、t phosphor dose=3.0e13 energy=20 pearson#depo oxide thick=0.120 divisions=8#etch oxide dry thick=0.120#implant arsenic dose=5.0e15 energy=50 pearson#method fermi compressdi?use time=1 temp=900 nitro press=1.0# pattern s/d contact metaletch oxide left p1.x=0.2deposit alumin thick=0.03 divi=2etch alum

8、in right p1.x=0.18# Extract design parameters# extract ?nal S/D Xjextract name=“nxj” xj silicon mat.occno=1 x.val=0.1 junc.occno=1# extract the N+ regions sheet resistanceextract name=“n+ sheet rho” sheet.res material=“Silicon”mat.occno=1 x.val=0.05 region.occno=1# extract the sheet rho under the sp

9、acer, of the LDD regionextract name=“l(fā)dd sheet rho” sheet.res material=“Silicon” mat.occno=1 x.val=0.3 region.occno=1# extract the surface conc under the channel.extract name=“chan surf conc” surf.conc impurity=“Net Doping” material=“Silicon” mat.occno=1 x.val=0.45# extract a curve of conductance ve

10、rsus bias.extract start material=“Polysilicon” mat.occno=1 bias=0.0 bias.step=0.2 bias.stop=2 x.val=0.45extract done name=“sheet cond v bias” curve(bias,1dn.conduct material=“Silicon” mat.occno=1 region.occno=1) out?le=“extract.dat”# extract the long chan Vtextract name=“n1dvt” 1dvt ntype vb=0.0 qss

11、=1e10 x.val=0.49structure mirror rightelectrode name=gate x=0.5 y=0.1electrode name=source x=0.1electrode name=drain x=0.9electrode name=substrate backsidestructure out?le=mos0.str# plot the structure2. 晶體管電學(xué)參數(shù)提取 在晶體管工藝仿真程序基礎(chǔ)上，設(shè)計結(jié)深、源漏電阻等電學(xué)參數(shù)提取程序，并分析工藝參數(shù)（摻雜溶度，摻雜區(qū)域、材料等）對器件電學(xué)性能的影響。參數(shù)提取的介紹： 對仿真中得到的信息進行參

12、數(shù)的提取，簡單的語法為extract extract-paramenters；paramenters是指參數(shù)，介紹幾個參數(shù)：c.boron，硼的濃度（濃度是硼雜質(zhì)的）；min.val，最小值；2d.max.conc,某二維范圍內(nèi)的最大濃度。 （1）抽取的默認參數(shù)如下： material=“silicon”impurity=“netdoping”x.val | y.val | region .occno=1datale=“results.nal”1dvttype=ntype2d.area temp.val=300bias=01dvt1dcapacitance soi=falsesemi.ploy

13、=false incomplete=fals （2）抽取工藝仿真特性的例句抽取柵氧化層厚度：Extract name=“gateox”thickness oxide mat.occno=1x.val=0.49抽取結(jié)深：Extract name=“nxj”xj silicon mat.occno=1x.val=0.1 junc.occno=1抽取表面濃度：Extract name=“chan surf conc”surf.conc impurity=“Net Doping” material=“Silicon” mat.occno=1 x.val=0.45抽取x=0.1um處的硼濃度分布：Ext

14、ract name=“bcurve”curve(depth,boron silicon mat.occno=1 x.val=0.1) outle=“extract.dat”抽取方塊電阻：Extract name=“n+sheet rho”sheet.res material=“Silicon” mat.occno=1 x.val=0.05 region.occno=1抽取其他電學(xué)參數(shù)的曲線：Extract name=“IdT”curve 工藝參數(shù)（摻雜溶度，摻雜區(qū)域、材料等）對器件電學(xué)性能的影響： 可形成影響的電學(xué)參數(shù)有：溫度、頻率、電容、電導(dǎo)等等，參雜濃度的升高可使mos管結(jié)深變深，相應(yīng)的源

15、漏電阻會增大，導(dǎo)通電流I也就降低。另外，源漏電參雜濃度升高其他不變，一定程度可以增大器件相應(yīng)的導(dǎo)電能力。3. 光刻模擬程序熟悉光刻工藝在TCAD環(huán)境下的模擬，參考教程p55p56程序光刻工藝在TCAD環(huán)境下的模擬程序：go athenaset lay left=0.5set lay right=0.5#illumination g.lineillum.filter clear.fil circle sigma=0.38#projection na=.54pupil.filter clear.fil circlelayout lay.clear x.lo=-2 z.lo=3 x.hi=$lay

16、left z.hi=3layout x.lo=$lay right z.lo=3 x.hi=2 z.hi=3image clear win.x.lo=1 win.z.lo=0.5 win.x.hi=1 win.z.hi=0.5 dx=0.05 one.dstructure outfile=mask.str intensity masktonyplot mask.strline x loc=2 spac=0.05line x loc=0 spac=0.05line x loc=2 spac=0.05line y loc=0 spac=0.05line y loc=2 spac=0.2init silicon orient=100 c.boron=1e15 two.ddeposit nitride thick=0.035 div=5deposit name.resist=AZ1350J thick=.8 divis