DSP設(shè)計與實現(xiàn)ppt課件

1、 DSP DSP設(shè)計與實現(xiàn)設(shè)計與實現(xiàn) 1 緒論緒論2 TMS320C54x的結(jié)構(gòu)原理的結(jié)構(gòu)原理P39）3 TMS320LF24x的結(jié)構(gòu)原理的結(jié)構(gòu)原理P86）4 DSP的軟件設(shè)計及的軟件設(shè)計及C語言開發(fā)語言開發(fā)P173）5 DSP集成開發(fā)環(huán)境集成開發(fā)環(huán)境CCSP309）6 系統(tǒng)應(yīng)用程序設(shè)計系統(tǒng)應(yīng)用程序設(shè)計P345） 本課程主要結(jié)合本課程主要結(jié)合TMS320C54x、 TMS320LF240X兩個系列兩個系列DSP介紹介紹DSP的相關(guān)結(jié)構(gòu)原理、開發(fā)技術(shù)。的相關(guān)結(jié)構(gòu)原理、開發(fā)技術(shù)。DSPDigital Signal Digital Signal ProcessingProcessingDigital

2、 Signal Digital Signal ProcessorProcessor1 緒論緒論1.1 什么是什么是DSP? DSP數(shù)字信號處理是一門涉及多門學(xué)科并廣泛應(yīng)用數(shù)字信號處理是一門涉及多門學(xué)科并廣泛應(yīng)用于很多科學(xué)和工程領(lǐng)域的新興學(xué)科。于很多科學(xué)和工程領(lǐng)域的新興學(xué)科。 數(shù)字信號處理包括兩個方面的內(nèi)容數(shù)字信號處理包括兩個方面的內(nèi)容: 1算法的研究算法的研究 2數(shù)字信號處理的實現(xiàn)數(shù)字信號處理的實現(xiàn) 1.1 什么是什么是DSP DSP-數(shù)字信號處理器數(shù)字信號處理器 采用哈佛結(jié)構(gòu)采用哈佛結(jié)構(gòu) 具有加速復(fù)雜運算的微處理器具有加速復(fù)雜運算的微處理器 (CPU)： 硬件乘法器硬件乘法器(MPY)算術(shù)運

3、算單元算術(shù)運算單元(ALU)多總線訪問機制多總線訪問機制實現(xiàn)實現(xiàn) 2n 次乘法次乘法/加法運算的硬件移位寄存器加法運算的硬件移位寄存器1.1 什么是什么是DSP實現(xiàn)實現(xiàn)方法方法1)1)軟件法計算機高級語言編程、非實時性、算法模軟件法計算機高級語言編程、非實時性、算法模擬）擬）2)2)硬件法數(shù)字電路）硬件法數(shù)字電路）3)3)軟硬件結(jié)合法軟硬件結(jié)合法( (微處理器系統(tǒng)微處理器系統(tǒng)) ) 通用計算機系統(tǒng)中加入專用的加速處理機；通用計算機系統(tǒng)中加入專用的加速處理機； 單片機，用于不太復(fù)雜的數(shù)字信號處理；單片機，用于不太復(fù)雜的數(shù)字信號處理； 專用的專用的DSP芯片，用戶無需編程；芯片，用戶無需編程； 通

4、用的可編程通用的可編程DSP芯片，具有可編程性和強大的處理能力，在芯片，具有可編程性和強大的處理能力，在實時實時DSP領(lǐng)域中處于主導(dǎo)地位；領(lǐng)域中處于主導(dǎo)地位； 基于通用基于通用DSP核的核的ASIC(Application Specific Integrated Circuit)芯片實現(xiàn)。芯片實現(xiàn)。DSP核是通用核是通用DSP器件中的器件中的CPU部分，再配部分，再配上用戶所需的存儲器和外設(shè)組成用戶的上用戶所需的存儲器和外設(shè)組成用戶的ASIC。 ARM FPGA。 或以上處理器相互結(jié)合或以上處理器相互結(jié)合C64xC55x,C547xC28x30/31/32C55+ARM 1.4 TI DSP分

5、類分類定點式：動態(tài)范圍小，易溢出，需利用定標(biāo)防止溢出；功耗低。定點式：動態(tài)范圍小，易溢出，需利用定標(biāo)防止溢出；功耗低。浮點式：動態(tài)范圍大，沒有溢出風(fēng)險；功耗較大。浮點式：動態(tài)范圍大，沒有溢出風(fēng)險；功耗較大。 四個工作平臺四個工作平臺符號含義：符號含義： C CMOS LC 3.3V,低功耗低功耗, CMOS F 片內(nèi)帶片內(nèi)帶FlashLF 3.3V,低功耗低功耗,片片內(nèi)帶內(nèi)帶Flash A 芯片帶加密位芯片帶加密位 1.4 TI DSP分類分類 C28x C28x的是世界上在數(shù)字控制應(yīng)用方面最高性能的的是世界上在數(shù)字控制應(yīng)用方面最高性能的DSPsDSPs核心。核心。內(nèi)含內(nèi)含flashflash

6、內(nèi)存以及高達內(nèi)存以及高達150MIPS150MIPS的的DSPsDSPs。提供高達。提供高達400 MIPS400 MIPS的計的計算頻寬算頻寬, ,能夠?qū)崟r處理許多復(fù)雜的控制算法能夠?qū)崟r處理許多復(fù)雜的控制算法, ,如：無感測速度控制如：無感測速度控制、隨機的、隨機的PWMPWM、功率因子改善等。、功率因子改善等。C28C28亦是世界上程序代碼最有效亦是世界上程序代碼最有效率的率的DSPsDSPs，且程序代碼與目前所有的，且程序代碼與目前所有的C2000 DSPsC2000 DSPs的兼容。的兼容。黃色為黃色為54x的；的；綠色為綠色為55x比比54x增多的；增多的；55x與與54x在常用算法

7、執(zhí)行上的比較：在常用算法執(zhí)行上的比較：)哈佛哈佛(Havard)構(gòu)造構(gòu)造程序空間和數(shù)據(jù)空間分開，各自有自程序空間和數(shù)據(jù)空間分開，各自有自己的地址總線和數(shù)據(jù)總線，能夠同時取指令己的地址總線和數(shù)據(jù)總線，能夠同時取指令(來自程序存儲來自程序存儲器器)和取操作數(shù)和取操作數(shù)(來自數(shù)據(jù)存儲器來自數(shù)據(jù)存儲器)。圖圖 哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)CPU程序存程序存儲器儲器程序地址程序地址總線總線PAB程序數(shù)據(jù)程序數(shù)據(jù)總線總線PDB數(shù)據(jù)存數(shù)據(jù)存儲器儲器數(shù)據(jù)地址數(shù)據(jù)地址總線總線DAB數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)數(shù)據(jù)總線總線DDB改進的哈佛結(jié)構(gòu)改進的哈佛結(jié)構(gòu)采用雙存儲空間和多條總線，即一條程采用雙存儲空間和多條總線，即一條程序總線和多條數(shù)據(jù)總

8、線。特點為：序總線和多條數(shù)據(jù)總線。特點為： 允許在程序空間和數(shù)據(jù)空間之間相互存儲、傳送數(shù)據(jù)允許在程序空間和數(shù)據(jù)空間之間相互存儲、傳送數(shù)據(jù),使這些使這些數(shù)據(jù)可以由算術(shù)運算指令直接調(diào)用數(shù)據(jù)可以由算術(shù)運算指令直接調(diào)用,增強芯片的靈活性；增強芯片的靈活性； 提供了存儲指令的高速緩沖器提供了存儲指令的高速緩沖器cache和相應(yīng)的指令和相應(yīng)的指令,當(dāng)重復(fù)當(dāng)重復(fù)執(zhí)行這些指令時執(zhí)行這些指令時,只需讀入一次就可連續(xù)使用，不需要再次從程只需讀入一次就可連續(xù)使用，不需要再次從程序存儲器中讀出序存儲器中讀出,從而減少了指令執(zhí)行作需要的時間。從而減少了指令執(zhí)行作需要的時間。多條地址、數(shù)據(jù)總線，可保證同時進行取指令和多個

9、數(shù)據(jù)存多條地址、數(shù)據(jù)總線，可保證同時進行取指令和多個數(shù)據(jù)存取操作，并由輔助寄存器自動增減地址進行尋址，使取操作，并由輔助寄存器自動增減地址進行尋址，使CPU在一個在一個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問?？偩€越多，機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問?？偩€越多，在同一時間內(nèi)實現(xiàn)的操作越多，所完成的功能就越復(fù)雜。在同一時間內(nèi)實現(xiàn)的操作越多，所完成的功能就越復(fù)雜。DSP芯芯片都采用多總線結(jié)構(gòu)，大大地提高了片都采用多總線結(jié)構(gòu)，大大地提高了DSP的運行速度。的運行速度。 例如例如,TMS320C240 x內(nèi)部有數(shù)據(jù)讀總線、數(shù)據(jù)寫總線、程序內(nèi)部有數(shù)據(jù)讀總線、數(shù)據(jù)寫總線、程序讀總線，還有

10、相對應(yīng)的地址總線，可以實現(xiàn)：讀總線，還有相對應(yīng)的地址總線，可以實現(xiàn)：一個機器周期內(nèi)從程序存儲器取一個機器周期內(nèi)從程序存儲器取1條指令條指令從數(shù)據(jù)存儲器讀從數(shù)據(jù)存儲器讀1個操作數(shù)個操作數(shù)向數(shù)據(jù)存儲器寫向數(shù)據(jù)存儲器寫1個操作數(shù)個操作數(shù) 內(nèi)部總線是個十分重要的資源。內(nèi)部總線是個十分重要的資源。2) 多總線結(jié)構(gòu)多總線結(jié)構(gòu) DSP執(zhí)行一條指令，可分成取指、譯碼、取操作和執(zhí)行等幾執(zhí)行一條指令，可分成取指、譯碼、取操作和執(zhí)行等幾個階段。在程序運行過程中這幾個階段是重疊的，這樣，在執(zhí)行個階段。在程序運行過程中這幾個階段是重疊的，這樣，在執(zhí)行本條指令的同時，還依次完成了后面本條指令的同時，還依次完成了后面3條指

11、令的取操作數(shù)、譯碼條指令的取操作數(shù)、譯碼和取指，將指令周期降低到最小值。和取指，將指令周期降低到最小值。 利用這種流水線結(jié)構(gòu)，加上執(zhí)行重復(fù)操作，就能保證數(shù)字信利用這種流水線結(jié)構(gòu)，加上執(zhí)行重復(fù)操作，就能保證數(shù)字信號處理中用得最多的乘法累加運算可以在單個指令周期內(nèi)完成。號處理中用得最多的乘法累加運算可以在單個指令周期內(nèi)完成。3) 流水線操作流水線操作(pipeline)4) 多處理單元多處理單元 DSP內(nèi)部一般都包括有多個處理單元，如：內(nèi)部一般都包括有多個處理單元，如：算術(shù)邏輯運算單元算術(shù)邏輯運算單元(ALU)輔助寄存器運算單元輔助寄存器運算單元(ARAU)累加器累加器(ACC)硬件乘法器硬件乘法

12、器(MUL) 它們可以在一個指令周期內(nèi)同時進行運算。例如，當(dāng)執(zhí)行它們可以在一個指令周期內(nèi)同時進行運算。例如，當(dāng)執(zhí)行一次乘法和累加的同時，輔助寄存器單元已經(jīng)完成了下一個地一次乘法和累加的同時，輔助寄存器單元已經(jīng)完成了下一個地址的尋址工作，為下一次乘法和累加運算做好了充分的準(zhǔn)備。址的尋址工作，為下一次乘法和累加運算做好了充分的準(zhǔn)備。 為了適應(yīng)數(shù)字信號處理的需要，當(dāng)前的為了適應(yīng)數(shù)字信號處理的需要，當(dāng)前的DSP芯片都配有專用芯片都配有專用的硬件乘法的硬件乘法-累加單元累加單元(MAC)，可在一個周期內(nèi)完成一次乘法和，可在一個周期內(nèi)完成一次乘法和累加操作。如矩陣運算、累加操作。如矩陣運算、FIR和和II

13、R濾波、濾波、FFT變換等專用信號的變換等專用信號的處理。處理。 5) 硬件配置強硬件配置強 除除CUP的多處理單元外，的多處理單元外，DSP的接口功能也愈來愈強，更易的接口功能也愈來愈強，更易于完成系統(tǒng)設(shè)計。于完成系統(tǒng)設(shè)計。 如如240 x集成了集成了AD轉(zhuǎn)換器、片內(nèi)閃存、多路復(fù)用轉(zhuǎn)換器、片內(nèi)閃存、多路復(fù)用I/O引腳、事引腳、事件管理器、串行通信接口模塊、串行外設(shè)模塊、具有獨立總線的件管理器、串行通信接口模塊、串行外設(shè)模塊、具有獨立總線的直接存儲訪問單元直接存儲訪問單元DMA、CAN總線模塊、用于仿真的總線模塊、用于仿真的JTAG接口接口等。等。6特殊的特殊的DSP指令指令 為了更好地滿足數(shù)

14、字信號處理應(yīng)用的需要，在為了更好地滿足數(shù)字信號處理應(yīng)用的需要，在DSP的指令系的指令系統(tǒng)中，設(shè)計了一些特殊的統(tǒng)中，設(shè)計了一些特殊的DSP指令。例如，反復(fù)、位反轉(zhuǎn)、乘積指令。例如，反復(fù)、位反轉(zhuǎn)、乘積累加、循環(huán)指令，又如累加、循環(huán)指令，又如240 x中的中的DMOV和和LDT指令，使得尋址、指令，使得尋址、排序的速度大大提高。排序的速度大大提高。8指令周期短指令周期短 基于以上特點，以及基于以上特點，以及DSP廣泛采用亞微米廣泛采用亞微米CMOS制造工藝，制造工藝，其運行速度越來越快。如其運行速度越來越快。如C2000運行速度可達運行速度可達600MFLOPS，C5000運行速度可達運行速度可達6

15、00 MIPS。；C6000的運行速度達到的運行速度達到8000 MIPS，多核的更高。，多核的更高。7) 運算精度高運算精度高 一般一般DSP的字長為的字長為16位、位、24位、位、32位。為防止運算過程中位。為防止運算過程中溢出，有的累加器達到溢出，有的累加器達到40位。此外，一批浮點位。此外，一批浮點DSP，例如，例如C3x、C4x、ADSP21020等，則提供了更大的動態(tài)范圍。等，則提供了更大的動態(tài)范圍。1.6 典型典型DSP系統(tǒng)構(gòu)成系統(tǒng)構(gòu)成1.7 DSP系統(tǒng)的設(shè)計過程系統(tǒng)的設(shè)計過程 DSP應(yīng)用系統(tǒng)的設(shè)計過程如圖所示。應(yīng)用系統(tǒng)的設(shè)計過程如圖所示。 根據(jù)需求寫出任務(wù)書根據(jù)需求寫出任務(wù)書確

16、定設(shè)計目標(biāo)確定設(shè)計目標(biāo)算法研究和系統(tǒng)模擬實現(xiàn)算法研究和系統(tǒng)模擬實現(xiàn)定義系統(tǒng)性能指標(biāo)定義系統(tǒng)性能指標(biāo)選擇選擇DSP芯片芯片和外圍芯片和外圍芯片硬件設(shè)計硬件設(shè)計硬件調(diào)試硬件調(diào)試軟件設(shè)計軟件設(shè)計軟件調(diào)試軟件調(diào)試系統(tǒng)集成和測試系統(tǒng)集成和測試設(shè)計步驟分幾個階段：設(shè)計步驟分幾個階段： （1明確設(shè)計任務(wù)，確定設(shè)計目標(biāo)明確設(shè)計任務(wù)，確定設(shè)計目標(biāo)（2算法模擬，確定性能指標(biāo)算法模擬，確定性能指標(biāo) （3選擇選擇DSP芯片和外圍芯片芯片和外圍芯片 （4設(shè)計實時的設(shè)計實時的DSP應(yīng)用系統(tǒng)應(yīng)用系統(tǒng) （5硬件和軟件調(diào)試硬件和軟件調(diào)試 （6系統(tǒng)集成和測試系統(tǒng)集成和測試 uSPI與與SCI有什么區(qū)別？有什么區(qū)別？ 通常用于通常

17、用于DSP與擴展外設(shè)以及其它處理器間進行通信，如顯與擴展外設(shè)以及其它處理器間進行通信，如顯示驅(qū)動器、示驅(qū)動器、ADC、DAC、EPROM、RTC以及主從模式的以及主從模式的多處理器應(yīng)用等。多處理器應(yīng)用等。p串行外設(shè)接口串行外設(shè)接口SPI是一種同步串行輸入是一種同步串行輸入/輸出接口，傳輸出接口，傳輸速率較高輸速率較高LSPCLK/4），適于板級通信。），適于板級通信。p串行通信接口串行通信接口SCI是一種異步串行接口，通常需經(jīng)過是一種異步串行接口，通常需經(jīng)過收發(fā)器進行電平轉(zhuǎn)換，通信速率較低，適于長距離通信。收發(fā)器進行電平轉(zhuǎn)換，通信速率較低，適于長距離通信。uSPI適于那些應(yīng)用場合？適于那些應(yīng)用

18、場合？ 在TMS320LF240 x系列的DSP中，不同型號芯片的引腳數(shù)是不同的。 TMS320LF2407A的引腳涵蓋了其他芯片的所有引腳。功能結(jié)構(gòu)圖功能結(jié)構(gòu)圖C2xxDSP內(nèi)核DARAM(B0)256字PLL時鐘DARAM(B1)256字10bit ADC具有雙排序器DARAM(B2)32字SCISPICANSARAM 2K字WDFlash/ROM32K 字4K/12K/12K/4K數(shù)字I/O與其他引腳共享JTAG端口外部存儲器接口事件管理器A 3個捕獲輸入 6個比較/PWM輸出 2個定時器/PWM 事件管理器B 3個捕獲輸入 6個比較/PWM輸出 2個定時器/PWMTMS320LF240

19、7ATMS320LF2407A共有共有144144個引腳，可分為以下幾類：個引腳，可分為以下幾類： 事件管理器事件管理器A(EVA)A(EVA)引腳；引腳； 事件管理器事件管理器B(EVB)B(EVB)引腳；引腳； 模數(shù)轉(zhuǎn)換器模數(shù)轉(zhuǎn)換器(ADC)(ADC)引腳；引腳； 通信模塊通信模塊(CAN/SPI/SCI)(CAN/SPI/SCI)引腳；引腳； 外部中斷與時鐘引腳；外部中斷與時鐘引腳； 振蕩器振蕩器/PLL/FLASH/PLL/FLASH/引導(dǎo)程序及其他引腳；引導(dǎo)程序及其他引腳； JTAG JTAG仿真測試引腳；仿真測試引腳； 地址地址/ /數(shù)據(jù)和存儲器控制信號引腳；數(shù)據(jù)和存儲器控制信號引腳； 電源引腳電源引腳 ?？刂平缑嫦到y(tǒng)控制程序地址控制數(shù)據(jù)地址控制乘法器加法器算術(shù)邏輯運算桶形移位器程序/數(shù)據(jù)存儲器串行口并行口定時器計數(shù)器中斷I/O擴展口中央處理器比較器特殊功能寄存器存儲控制界面