數字電路課程設計報告及仿真秒表_第1頁
數字電路課程設計報告及仿真秒表_第2頁
數字電路課程設計報告及仿真秒表_第3頁
數字電路課程設計報告及仿真秒表_第4頁
數字電路課程設計報告及仿真秒表_第5頁
已閱讀5頁,還剩1頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、-PAGE . z- . - .可修編-電子電路CAD課程設計報告學院: 電力學院專業(yè): 電子科學與技術學期: 2014-2015第一學期*: 201110919: 胡玉西 指導教師:譚聯-. z目 錄 設計概述 2 1.1課題說明.21.2 設計容.2 1.3 設計要求.2 1.4 總體設計思路.2第二章 單元電路的設計3 2.1 分頻進位功能的實現.32.2 分頻電路.42.3 計數電路.42.4 計數清零功能的實現.42.5 開關驅動電路.5 原理圖繪制 6 仿真圖總 結10參考文獻 101. 實驗設計指標及要求:1.1課題說明: 在體育比賽、時間準確測量等場合通常要求計時精度到1%秒即

2、10 ms甚至更高的計時裝置,數字秒表是一種準確的計時儀表,可以擔當此任。本課題的設計任務設計一個以數字方式顯示的計時器,即數字秒表。1.2設計容:數字秒表需求分析,信號及屬性定義;電路原理設計、分析、參數計算,畫出電路原理圖;電路安裝與實驗測試。1.3設計要求:量程99.99 S,計時精度1%秒,計時結果動態(tài)顯示,十進制格式;設置啟動、去除信號,去除信號使輸出結果,使電路復位到初始狀態(tài);設置暫停、停頓信號,暫停、停頓時均保持當前結果,直到去除信號有效時止;1.4總體設計思路: 數字秒表由4個局部組成:準確的時鐘源、十進制計數器、譯碼器、七段碼或液晶顯示電路。 時鐘源產生符合精度要求的基準時鐘

3、,本設計中取10毫秒即可。十進制計數器需要4個,分別對應4個十進制位,輸出為BCD碼。假設采用七段碼顯示器則譯碼器完成BCD到七段碼的譯碼,由4位顯示電路動態(tài)顯示結果。 綜上所述,數字秒表應具有以下構造如圖1所示:譯碼驅動電路顯示電路高位計數器低位計數器基準時鐘電路輸入控制邏輯四無圖 12.單元電路設計:2.1分頻、進位功能的實現:數字秒表由四局部組成:準確的時鐘源,十進制計數器,譯碼器,七段碼顯示電路。本實驗設計時鐘脈沖源采用電路板上的1000HZ脈沖,74ls90芯片具有2-5-10進制功能,由5片74ls90芯片構成分頻、計數電路,第一片74ls90芯片將直接輸入的1000HZ脈沖源分成

4、100HZ,后四片74ls90芯片再逐次進展10H、1HZ、0.1HZ的分頻工作,與此同時后4片74ls90芯片組成十進制計數器與四個終端顯示由七段譯碼顯示器連接以顯示電路輸出結果。74ls90功能表:CPaQ3Q2Q1Q001234567890000000011000011110000110011000101010101 圖2 74ls90管腳圖 表1 74ls90 BCD十進制計數時序2.2 分頻電路如圖3:圖32.3 計數電路: 此電路需要4個十進制計數器,4個計數器由低位到高位連接起來,每一級的輸入脈沖是前一級的十分之一,輸出則需要正確連接七段碼顯示電路,其電路如圖4。 圖 4注:12

5、,9,8,11腳分別接數碼管2.4 計數、清零功能的實現:將CKB與Q0相連,時鐘脈沖從CKA輸入,構成8421BCD碼十進制計數器。74ls90有兩個清零端R0(1)、R0(2)和兩個置九端R9(1)、R9(2)。在此電路中僅使用其清零功能見表2:R0(1) R0(2) R9(1) R9(2)Q3 Q2 Q1 Q011 0 *11 * 0* * 1 10 0 0 00 0 0 01 0 0 1* 0 * 00 * 0 *0 * * 0* 0 0 *計數表 2當R0(1) R0(2)都接高電平時,實現清零功能。當R0(1) R0(2)都接低電平時,實現計數功能。故將4個十進制計數器的R0(1)

6、 R0(2)相連,由開關S2控制,實現計數和清零功能。U5A74LS08123U6A74LS081232.5 開關驅動電路如圖5:圖 5 當S1翻開時,脈沖不可以通過與門,計數電路就會停頓,實現暫停功能,當S1閉合時,恢復計數;當S1閉合,S2斷開時,R0(1) R0(2)都接低電平,實現計數功能。當S1閉合,S2閉合時,R0(1) R0(2)都接高電平,實現清零功能。將S1和S2想與是為了實現當電路處于暫停狀態(tài)時不能使用清零功能。2.6 總體電路設計:把三局部電路連接起來就得到了整個秒表的電路圖如圖6。圖 6 首先S1為斷開狀態(tài),S2也為斷開狀態(tài),秒表顯示為四個0,即清零狀態(tài);這時如果突然將

7、S1閉合,則秒表開場工作,如果再將S1斷開的話,秒表就會清零;要想將秒表暫停,先把S1閉合,再將S2閉合即可。系統(tǒng)仿真如下:開關1、2均閉合清零,開關2翻開開場計時:開關1、2均翻開時清零,此時閉合1繼續(xù)計時:開關1、2均閉合暫停,開關2翻開開場計時3 參考文獻:1 工業(yè)大學數字電路課程組編 實驗與課程設計實訓2 電子科技大學數字電子技術根底 4實驗總結和心得體會:通過本次課程設計,把我們在課堂上學到的數字電路知識運用到實際當中。如各種常見芯片的功能,各種組合邏輯電路和時序邏輯電路的設計,在此次設計中,當然會遇到許多問題,畢竟這是第一次做一個很實際的硬件的器件。在進展一個綜合性的硬件設計時,要全面考慮問題,如想用其他信號來控制一個信號,就要考慮到和這個信號直接或間接關系的信號,必須是最重要相關的信號,然后用真值表來解決他們的關系,通過門電路來實現。當我們拿到一個課題時,一定要先仔細分析要求,然后做出總體設計方案,再進一步細化各單元電路,最后將整個電路組合在一起,畫出最終的邏輯電路圖。下來就是在實際動手連接電路時的問題,由于種種客觀方面的原因,導致我們連電路的時候要非常的仔細,盡量一次成功,畢竟連好再回來查已經是非常的麻煩了,那花的就是大功夫了。最后,在通過這幾天的設計實習,讓我真正理解了書本上知識,也讓我知道我

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論