EDA技術(shù)現(xiàn)狀及發(fā)展趨勢(shì)

1、.：.；EDA 技術(shù)現(xiàn)狀及開(kāi)展趨勢(shì)摘要: 經(jīng)過(guò)引見(jiàn)EDA 技術(shù)開(kāi)展過(guò)程、現(xiàn)狀, 及開(kāi)展趨勢(shì)，和EDA 在當(dāng)今電子技術(shù)領(lǐng)域的所起到的作用, 比較了EDA 技術(shù)與傳統(tǒng)電子設(shè)計(jì)方法的差別, 總結(jié)出EDA 技術(shù)的優(yōu)勢(shì)與開(kāi)展趨勢(shì)。關(guān)鍵詞: EDA 技術(shù)， 硬件描畫言語(yǔ)前言EDA 是電子設(shè)計(jì)自動(dòng)化( Electronic Design Automation) 的縮寫。它是一門正在高速開(kāi)展的新技術(shù), 是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體, 以硬件描畫言語(yǔ)為系統(tǒng)邏輯描畫的主要表達(dá)方式, 以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具, 經(jīng)過(guò)有關(guān)的開(kāi)發(fā)軟件, 自動(dòng)完成用軟件的方式設(shè)計(jì)電子系統(tǒng)到硬

2、件系統(tǒng)的一門新技術(shù)。可以實(shí)現(xiàn)邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化, 邏輯規(guī)劃布線、邏輯仿真。完成對(duì)于特定目的芯片的適配編譯、邏輯映射、編程下載等任務(wù), 最終構(gòu)成集成電子系統(tǒng)或公用集成芯片。EDA 技術(shù)的概念和根本特點(diǎn)EDA 技術(shù)是伴隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)的設(shè)計(jì)開(kāi)展起來(lái)的, 至今已有30 多年的歷程, 大致可以分為三個(gè)開(kāi)展階段：第一階段為20 世紀(jì)70 年代的CAD( 計(jì)算機(jī)輔助設(shè)計(jì)) 階段: 這一階段的主要特征是利用計(jì)算機(jī)輔助進(jìn)展電路原理圖編輯、PCB 布線, 使得設(shè)計(jì)師從傳統(tǒng)高度反復(fù)繁雜的繪圖勞動(dòng)中解脫出來(lái)。第二階段為20 世紀(jì)80 年代的CAED( 計(jì)算機(jī)輔助工程設(shè)計(jì)) 階

3、段: 這一階段的主要特征是以邏輯摸擬、定時(shí)分析、缺點(diǎn)仿真、自動(dòng)規(guī)劃布線為中心, 重點(diǎn)處理電路設(shè)計(jì)的功能檢測(cè)等問(wèn)題, 使設(shè)計(jì)能在產(chǎn)品制造之前預(yù)知產(chǎn)品的功能與性能。第三階段為20 世紀(jì)90 年代是EDA( 電子設(shè)計(jì)自動(dòng)化) 階段: 這一階段的主要特征是以高級(jí)描畫言語(yǔ)、系統(tǒng)仿真和綜合技術(shù)為特點(diǎn), 采用自上而下的設(shè)計(jì)理念, 將設(shè)計(jì)前期的許多高層次設(shè)計(jì)由EDA 工具來(lái)完成。EDA 是電子技術(shù)設(shè)計(jì)自動(dòng)化, 也就是可以協(xié)助 人們?cè)O(shè)計(jì)電子電路或系統(tǒng)的軟件工具。該工具可以在電子產(chǎn)品的各個(gè)設(shè)計(jì)階段發(fā)揚(yáng)作用, 使設(shè)計(jì)更復(fù)雜的電路和系統(tǒng)成為能夠。在原理圖設(shè)計(jì)階段, 可以運(yùn)用EDA 中的仿真工具論證設(shè)計(jì)的正確性。在芯片

4、設(shè)計(jì)階段, 可以運(yùn)用EDA 中的芯片設(shè)計(jì)工具設(shè)計(jì)制造芯片的幅員。在電路板設(shè)計(jì)階段, 可以運(yùn)用EDA 中電路板設(shè)計(jì)工具設(shè)計(jì)多層電路板。特別是支持硬件描畫言語(yǔ)的EDA 工具的出現(xiàn), 使復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化成為能夠, 只需用硬件描畫言語(yǔ)將數(shù)字系統(tǒng)的行為描畫正確, 就可以進(jìn)展該數(shù)字系統(tǒng)的芯片設(shè)計(jì)與制造。EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新開(kāi)展方向, 即利用EDA 工具, 電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)場(chǎng)設(shè)計(jì)電子系統(tǒng), 大量任務(wù)可以經(jīng)過(guò)計(jì)算機(jī)完成, 并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出IC 幅員或PCB 幅員的整個(gè)過(guò)程在計(jì)算機(jī)上自動(dòng)處置完成。設(shè)計(jì)者采用的設(shè)計(jì)方法是一種高層次的自上而下的全

5、新設(shè)計(jì)方法, 即首先從系統(tǒng)設(shè)計(jì)入手, 在頂層進(jìn)展功能方框圖的劃分和構(gòu)造設(shè)計(jì)。在方框圖一級(jí)進(jìn)展仿真、糾錯(cuò)，并用硬件描畫言語(yǔ)對(duì)高層次的系統(tǒng)行為進(jìn)展描畫, 在系一致級(jí)進(jìn)展駛證; 然后用綜合優(yōu)化工具生成詳細(xì)門電路的網(wǎng)絡(luò)表, 其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或公用集成電路。設(shè)計(jì)者的任務(wù)僅限于利用軟件的方式, 即利用硬件描畫言語(yǔ)和EDA 軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。隨著設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的, 這既有利于早期發(fā)現(xiàn)構(gòu)造設(shè)計(jì)上的錯(cuò)誤, 防止設(shè)計(jì)任務(wù)的浪費(fèi), 又減少了邏輯功能仿真的任務(wù)量, 提高了設(shè)計(jì)的一次性勝利率。隨著現(xiàn)代電子產(chǎn)品的復(fù)雜度和集成度的日益提高, 普通的中小規(guī)模集成電路組

6、合已不能滿足要求, 電路設(shè)計(jì)逐漸地從中小規(guī)模芯片轉(zhuǎn)為大規(guī)模、超大規(guī)模芯片, 具有高速度、高集成度、低功耗的可編程器件已蓬勃開(kāi)展起來(lái)。硬件描畫言語(yǔ)( HDL) 是一種用于進(jìn)展電子系統(tǒng)硬件設(shè)計(jì)的計(jì)算機(jī)高級(jí)言語(yǔ), 它采用軟件的設(shè)計(jì)方法來(lái)描畫電子系統(tǒng)的邏輯功能、電路構(gòu)造和銜接方式。硬件描畫言語(yǔ)是EDA 技術(shù)的重要組成部分, 是EDA 設(shè)計(jì)開(kāi)發(fā)中很重要的軟件工具。VHDL 即超高速集成電路硬件描畫言語(yǔ), 是作為電子設(shè)計(jì)主流硬件的描畫言語(yǔ)。它具有很強(qiáng)的電路描畫和建模才干，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)展建模和描畫，從而大大簡(jiǎn)化了硬件設(shè)計(jì)義務(wù)，提高了設(shè)計(jì)可靠性，用VHDL 進(jìn)展電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者

7、可以專心努力于其功能的實(shí)現(xiàn), 而不需求對(duì)不影響功能與工藝有關(guān)的要素破費(fèi)過(guò)多的時(shí)間和精神。硬件描畫言語(yǔ)可以在三個(gè)層次上進(jìn)展電路描畫, 其層次由高到低,分為行為級(jí)、幾級(jí)和門電路級(jí)。運(yùn)用VHDL 進(jìn)展電子系統(tǒng)設(shè)計(jì)有以下優(yōu)點(diǎn):1)VHDL 的寬范圍描畫才干使它成為高層次設(shè)計(jì)的中心。 將設(shè)計(jì)人員的任務(wù)重心提高到了系統(tǒng)功能的實(shí)現(xiàn)與調(diào)試, 只需花較少的精神用于物理實(shí)現(xiàn)。2)VHDL可以用簡(jiǎn)約明確的代碼描畫來(lái)進(jìn)展復(fù)雜控制邏輯的設(shè)計(jì), 靈敏且方便, 而且也便于設(shè)計(jì)結(jié)果的交流、保管和重用。3) VHDL 的設(shè)計(jì)不依賴于特定的器件, 方便了工藝的轉(zhuǎn)換。4) VHDL 是一個(gè)規(guī)范言語(yǔ), 為眾多的EDA 廠商支持, 因

8、此移植性好。將EDA 技術(shù)與傳統(tǒng)電子設(shè)計(jì)方法進(jìn)展比較可以看出, 傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)只能在電路板上進(jìn)展設(shè)計(jì), 是一種搭積木式的方式, 使復(fù)雜電路的設(shè)計(jì)、調(diào)試非常困難; 假設(shè)某一過(guò)程存在錯(cuò)誤, 查找和修正非常不便; 對(duì)于集成電路設(shè)計(jì)而言, 設(shè)計(jì)實(shí)現(xiàn)過(guò)程與詳細(xì)消費(fèi)工藝直接相關(guān), 因此可移植性差; 只需在設(shè)計(jì)出樣機(jī)或消費(fèi)出芯片后才干進(jìn)展實(shí)現(xiàn), 因此開(kāi)發(fā)產(chǎn)品的周期長(zhǎng)。而EDA 技術(shù)那么有很大不同, 采用可編程器件, 經(jīng)過(guò)設(shè)計(jì)芯片來(lái)實(shí)現(xiàn)系統(tǒng)功能。采用硬件描畫言語(yǔ)作為設(shè)計(jì)輸入和庫(kù)的引入, 由設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳, 將原來(lái)由電路板設(shè)計(jì)完成的大部分任務(wù)改在芯片的設(shè)計(jì)中進(jìn)展。由于管腳定義的靈敏性, 大大

9、減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的任務(wù)量和難度, 有效加強(qiáng)了設(shè)計(jì)的靈敏性, 提高了任務(wù)效率。并且可減少芯片的數(shù)量, 減少系統(tǒng)體積, 降低能源耗費(fèi), 提高了系統(tǒng)的性能和可靠性。能全方位地利用計(jì)算機(jī)自動(dòng)設(shè)計(jì)、仿真和調(diào)試。EDA 技術(shù)的開(kāi)展趨勢(shì)EDA 技術(shù)開(kāi)展迅猛, 逐漸在教學(xué)、科研、產(chǎn)品設(shè)計(jì)與制造等各方面都發(fā)揚(yáng)著宏大的作用。在教學(xué)方面: 幾乎一切理工科( 特別是電子信息) 類的高校都開(kāi)設(shè)了EDA 課程。主要是讓學(xué)生了解EDA 的根本原理和根本概念、掌握用VHDL 描畫系統(tǒng)邏輯的方法、運(yùn)用EDA 工具進(jìn)展電子電路課程的模擬仿真實(shí)驗(yàn)。照實(shí)驗(yàn)教學(xué)、課程設(shè)計(jì)、畢業(yè)設(shè)計(jì)、設(shè)計(jì)競(jìng)賽等均可借助CPLD/ FPGA

10、器件, 使實(shí)驗(yàn)設(shè)備或設(shè)計(jì)出的電子系統(tǒng)具有高可靠性, 又經(jīng)濟(jì)、快速、容易實(shí)現(xiàn)、修正便利, 同時(shí)可大大提高學(xué)生的實(shí)際動(dòng)手才干、創(chuàng)新才干和計(jì)算機(jī)運(yùn)用才干。在科研方面: 主要利用電路仿真工具進(jìn)展電路設(shè)計(jì)與仿真; 利用虛擬儀器進(jìn)展產(chǎn)品調(diào)試; 將CPLD/ FPGA 器件的開(kāi)發(fā)運(yùn)用到儀器設(shè)備中, CPLD/ FPGA 可直接運(yùn)用于小批量產(chǎn)品的芯片或作為大批量產(chǎn)品的芯片前期開(kāi)發(fā)。傳統(tǒng)機(jī)電產(chǎn)品的晉級(jí)換代和技術(shù)改造, CPLD/ FPGA 的運(yùn)用可提高傳統(tǒng)產(chǎn)品的性能, 減少體積, 提高技術(shù)含量和產(chǎn)品的附加值。作為高等院校有關(guān)專業(yè)的學(xué)生和寬廣的電子工程師了解和掌握這一先進(jìn)技術(shù)是勢(shì)在必行, 這不僅是提高設(shè)計(jì)效率的需

11、求, 更是時(shí)代開(kāi)展的需求, 只需掌握了EDA 技術(shù)才有才干參與世界電子工業(yè)市場(chǎng)的競(jìng)爭(zhēng), 才干生存與開(kāi)展。隨著科技的提高, 電子產(chǎn)品的更新日新月異, EDA 技術(shù)作為電子產(chǎn)品開(kāi)發(fā)研制的源動(dòng)力, 已成為現(xiàn)代電子設(shè)計(jì)的中心。所以開(kāi)展EDA 技術(shù)將是電子設(shè)計(jì)領(lǐng)域和電子產(chǎn)業(yè)界的一場(chǎng)艱苦的技術(shù)革命, 同時(shí)也對(duì)電類課程的教學(xué)和科研提出了更深更高的要求。在產(chǎn)品設(shè)計(jì)與制造方面: 從高性能的微處置器、數(shù)字信號(hào)處置器不斷到彩電、音響和電子玩具電路等, EDA 技術(shù)不單是運(yùn)用于前期的計(jì)算機(jī)模擬仿真、產(chǎn)品調(diào)試, 而且也在PCB 的制造、電子設(shè)備的研制與消費(fèi)、電路板的焊接、制造過(guò)程等有重要作用?？梢哉f(shuō)EDA 技術(shù)曾經(jīng)成為

12、電子工業(yè)領(lǐng)域不可短少的技術(shù)支持。進(jìn)入21 世紀(jì)后，電子技術(shù)全方位納入EDA 領(lǐng)域，EDA使得電子領(lǐng)域各學(xué)科的界限更加模糊，更加互為包容，突出表如今以下幾個(gè)方面: 使電子設(shè)計(jì)成果以自主知識(shí)產(chǎn)權(quán)的方式得以明確表達(dá)和確認(rèn)成為能夠; 基于EDA 工具的ASIC 設(shè)計(jì)規(guī)范單元已涵蓋大規(guī)模電子系統(tǒng)及IP 核模塊; 軟硬件IP 核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)運(yùn)用領(lǐng)域得到進(jìn)一步確認(rèn); SOC( System-on-Chip) 高效低本錢設(shè)計(jì)技術(shù)的成熟。隨著半導(dǎo)體技術(shù)、集成技術(shù)和計(jì)算機(jī)技術(shù)的迅猛開(kāi)展, 電子系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)手段都發(fā)生了很大的變化。傳統(tǒng)的固定功能集成塊十連線!的設(shè)計(jì)方法正逐漸地退出歷史舞臺(tái), 而基于芯片的設(shè)計(jì)方法正成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的主流