DSP教程Cx的片上外設(shè)

1、DSP教程Cx的片上外設(shè)第八章：C55x的片上外設(shè)目標(biāo):本章旨在向?qū)W員介紹TMS320C55x的片上外設(shè)，包括通用定時(shí)器、通用I/O口GPIO、多通道緩沖串口McBSP等。2時(shí)間：8學(xué)時(shí)教學(xué)方法：講授PPT+練習(xí)3 通用I/O口GPIOC55x提供了專門的通用輸入輸出引腳GPIO每個(gè)引腳的方向可以由I/O方向存放器IODIR獨(dú)立配置引腳上的輸入/輸出狀態(tài)由I/O數(shù)據(jù)存放器IODATA反映或設(shè)置TMS320VC5509A(PGE)有7個(gè)GPIO引腳有關(guān)存放器見表8-6和表8-74 通用I/O口GPIO表86 GPIO方向存放器 IODIR表87 GPIO數(shù)據(jù)存放器 IODATA數(shù) 值說 明位15

2、8字段Rsvd保存70IOxDIR01IOx方向控制位IOx配置為輸入IOx配置為輸出數(shù) 值說 明位158字段Rsvd保存70IOxDATA01IOx邏輯狀態(tài)位IOx引腳上的信號為低電平IOx引腳上的信號為高電平 通用定時(shí)器C55x芯片提供了兩個(gè)定時(shí)器TMS320VC5503/ 5507/5509A/5510提供的是兩個(gè)20位的定時(shí)器定時(shí)器由兩局部組成：預(yù)定標(biāo)計(jì)數(shù)存放器PSC, 4位主計(jì)數(shù)器TIM, 16位存放器:計(jì)數(shù)存放器PSC，TIM周期存放器TDDR，PRD:在定時(shí)器初始化或定時(shí)值重新裝入過程中，將周期存放器的內(nèi)容復(fù)制到計(jì)數(shù)存放器中5 通用定時(shí)器概況CPU時(shí)鐘PSCMUX4-bit預(yù)定標(biāo)

3、計(jì)數(shù)器TDDRTIM16-bit主計(jì)數(shù)器DATOUT bitTCRPRD向CPU發(fā)送的中斷請求向DMA控制器的10b01b11b00b高阻TIN/TOUTpin同步事件圖8-2 定時(shí)器構(gòu)造框圖6TCR中的D6-D9位TCR中的低4位7 工作原理定時(shí)器的工作時(shí)鐘DSP內(nèi)部的CPU時(shí)鐘引腳TIN/TOUT利用定時(shí)器控制存放器TCR中的字段FUNC可以確定時(shí)鐘源和TIN/TOUT引腳的功能8 工作原理預(yù)定標(biāo)計(jì)數(shù)存放器PSC由輸入時(shí)鐘驅(qū)動，PSC在每個(gè)輸入時(shí)鐘周期減1;當(dāng)其減到0時(shí)，TIM減1，當(dāng)TIM減到0，定時(shí)器向CPU發(fā)送一個(gè)中斷請求TINT或向DMA控制器發(fā)送同步事件定時(shí)器發(fā)送中斷信號或同步事

4、件信號的頻率可用下式計(jì)算：輸入時(shí)鐘頻率TDDR 1PRD 1TINT頻率 (8-2) 工作原理通過設(shè)置定時(shí)器控制存放器TCR中的自動重裝控制位ARB，可使定時(shí)器工作于自動重裝模式:當(dāng)TIM減到0，重新將周期存放器TDDR，PRD的內(nèi)容復(fù)制到計(jì)數(shù)存放器PSC，TIM中，繼續(xù)定時(shí)定時(shí)器包括4個(gè)存放器定時(shí)器預(yù)定標(biāo)存放器PRSC,表8-2主計(jì)數(shù)存放器TIM,表8-3主周期存放器PRD,表8-4定時(shí)器控制存放器TCR,表8-5910 工作原理表 82 定時(shí)器預(yù)訂標(biāo)存放器 PRSC位1510965430字 段RsvdPSCRsvdTDDR數(shù) 值- 0hFh- 0hFh說 明保存預(yù)定標(biāo)計(jì)數(shù)存放器保存當(dāng)PSC

5、重新裝入時(shí)，將TDDR的內(nèi)容復(fù)制到PSC中11 工作原理表 83 主計(jì)數(shù)存放器 TIM表84 主周期存放器PRD位150字 段TIM數(shù) 值0000hFFFFh說 明主計(jì)數(shù)存放器位150字 段PRD數(shù) 值0000hFFFFh說 明主周期存放器。當(dāng)TIM必須重新裝入時(shí)，將PRD的內(nèi)容復(fù)制到TIM中12表 85 定時(shí)器控制存放器 TCR位字 段數(shù) 值說 明15IDLEEN01定時(shí)器的Idle使能位：定時(shí)器不能進(jìn)入idle狀態(tài)如果idle狀態(tài)存放器中的PERIS=1，定時(shí)器進(jìn)入idle狀態(tài)14INTEXT01時(shí)鐘源從內(nèi)部切換到外部標(biāo)志位：定時(shí)器沒有準(zhǔn)備好使用外部時(shí)鐘源定時(shí)器準(zhǔn)備使用外部時(shí)鐘源定時(shí)器錯(cuò)誤

6、標(biāo)志：131211ERRTIMFUNC01FUNC=00bFUNC=01bFUNC=10bFUNC=11b沒有監(jiān)測到錯(cuò)誤，或ERRTIM已被讀取出錯(cuò)定時(shí)器工作模式選擇位：TIN/TOUT為高阻態(tài)，時(shí)鐘源是內(nèi)部CPU時(shí)鐘TIN/TOUT為定時(shí)器輸出，時(shí)鐘源是內(nèi)部CPU時(shí)鐘TIN/TOUT為通用輸出，引腳電平反映DATOUT位的值TIN/TOUT為定時(shí)器輸入，時(shí)鐘源是外部時(shí)鐘13 工作原理表 85 定時(shí)器控制存放器 TCR續(xù)位字 段數(shù) 值說 明01定時(shí)器裝載位：TIM、PSC不重新裝載將PRD、TDDR分別復(fù)制到TIM、PSC中在調(diào)試中遇到斷點(diǎn)時(shí)定時(shí)器的處理方法1098TLBSOFTFREE76P

7、WID00011011定時(shí)器輸出脈沖的寬度1個(gè)CPU時(shí)鐘周期2個(gè)CPU時(shí)鐘周期4個(gè)CPU時(shí)鐘周期8個(gè)CPU時(shí)鐘周期5ARB01自動重裝控制位ARB清0每次TIM減為0，PRD裝入TIM中，TDDR裝入PSC中14 工作原理表 85 定時(shí)器控制存放器 TCR續(xù)位字 段數(shù) 值說 明4TSS01定時(shí)器停頓狀態(tài)位：啟動定時(shí)器停頓定時(shí)器3C/P01定時(shí)器輸出時(shí)鐘/脈沖模式選擇：輸出脈沖。脈沖寬度由PWID定義，極性由POLAR定義輸出時(shí)鐘。引腳上信號的占空比為50%。2POLAR01時(shí)鐘輸出極性位：正極性負(fù)極性當(dāng)TIN/TOUT作為通用輸出引腳，該位控制引腳上的電平：10DATOUTRsvd010低電平

8、高電平保存15 定時(shí)器使用要點(diǎn)1.初始化定時(shí)器1停頓計(jì)時(shí)TSS=1,使能定時(shí)器自動裝載TLB=12將預(yù)定標(biāo)計(jì)數(shù)器周期數(shù)寫入TDDR以輸入的時(shí)鐘周期為根本單位3將主計(jì)數(shù)器周期數(shù)裝入PRD4關(guān)閉定時(shí)器自動裝載TLB=0，啟動計(jì)時(shí)TSS=02.停頓/啟動定時(shí)器利用時(shí)鐘控制存放器TCR中的TSS位可以停頓TSS=1或啟動定時(shí)器TSS=016 定時(shí)器使用要點(diǎn)復(fù)位后定時(shí)器存放器的值停頓定時(shí)TSS=1預(yù)定標(biāo)計(jì)數(shù)器值為0主計(jì)數(shù)器值為FFFFh定時(shí)器不進(jìn)展自動重裝ARB=0IDLE指令不能使定時(shí)器進(jìn)入省電模式仿真時(shí)遇到軟件斷點(diǎn)定時(shí)器立即停頓工作TIN/TOUT為高阻態(tài)，時(shí)鐘源是內(nèi)部時(shí)鐘FUNC=00b17 通用

9、定時(shí)器應(yīng)用實(shí)例例8-1，在TIN/TOUT引腳上產(chǎn)生一個(gè)2MHz的時(shí)鐘，假定DSP的CPU時(shí)鐘為200MHz。要點(diǎn)：TIN/TOUT引腳配置為定時(shí)器輸出，F(xiàn)UNC設(shè)置為01b為了使這個(gè)引腳工作在時(shí)鐘模式，CP設(shè)置為1bTIN/TOUT的極性為默認(rèn)的0b18 通用定時(shí)器應(yīng)用實(shí)例由于每當(dāng)計(jì)數(shù)器減為0時(shí)，引腳的電平就會翻轉(zhuǎn)一次。要將CPU的時(shí)鐘頻率除以100倍，就要求每個(gè)高電平和低電平周期內(nèi)的計(jì)數(shù)為50設(shè)置自動裝入ARB=1，使每次計(jì)數(shù)器減為0時(shí)，計(jì)時(shí)器自動裝入計(jì)數(shù)值，并重新開場計(jì)數(shù)置TCR中的FREE bit 為1，使計(jì)時(shí)器在遇到仿真斷點(diǎn)時(shí)能夠繼續(xù)工作將TCR中的IDLEEN bit清0，使計(jì)時(shí)器

10、即便在外設(shè)時(shí)鐘模塊處于idle狀態(tài)下仍然工作;定時(shí)器存放器地址TIM0PRD0TCR0PRSC0.set 0 x1000 ;TIMER0計(jì)數(shù)存放器.set 0 x1001 ;TIMER0周期存放器.set 0 x1002 ;TIMER0控制存放器.set 0 x1003 ;TIMER0預(yù)定標(biāo)存放器;定時(shí)器配置TIMER_PERIOD.set 9;定時(shí)器的周期為10.set 4;預(yù)定標(biāo)值為5TIMER_PRESCALE.textINIT：mov #TIMER_PERIOD,port#PRD0)mov #TIMER_PRESCALE,port(#PRSC0)mov #11000b,port#TCR

11、0;0IDLEEN;0INTEST;配置定時(shí)器周期存放器;配置定時(shí)器預(yù)定標(biāo)存放器0=不和外設(shè)域一起 idlen/a19初始化代碼如下：20;0ERR_TIM 1=如果非法功能改變發(fā)生;01 FUNC;1TLB;0SOFT;1FREE;00 PWID;1 ARB;1 TSS;1 CP;0 POLAR;0 DATOUT;0 Rsvdand #11111b ,port(#TCR0);0 TLB;0 TSS01=TIN/TOUT引腳是定時(shí)器輸出1=從周期存放器裝入n/a1=仿真暫停時(shí),計(jì)數(shù)器不停n/a1=使能自動重裝入1=停頓定時(shí)器0=脈沖模式,1=時(shí)鐘觸發(fā)模式0=正那么極性n/a0=停頓從周期存放器

12、裝入0=啟動計(jì)時(shí)器21 多通道緩沖串口 McBSPC55x提供高速的多通道緩沖串口McBSP，Multi-channelBuffered Serial Ports，通過McBSP可以與其它DSP、編解碼器等器件相連。McBSP具有如下特點(diǎn)：全速雙工通信。雙緩存發(fā)送，三緩存接收，支持傳送連續(xù)的數(shù)據(jù)流。獨(dú)立的收發(fā)時(shí)鐘信號和幀信號。128個(gè)通道收發(fā)?？膳c工業(yè)標(biāo)準(zhǔn)的編解碼器、模擬接口芯片AICs及其他串行A/D、D/A芯片直接連接。能夠向CPU發(fā)送中斷，向DMA控制器發(fā)送DMA事件。22 多通道緩沖串口 McBSPMcBSP具有如下特點(diǎn)續(xù)：具有可編程的采樣率發(fā)生器，可控制時(shí)鐘和幀同步信號。可選擇幀同步

13、脈沖和時(shí)鐘信號的極性。傳輸?shù)淖珠L可選，可以是8位、12位、16位、20位、24位或32位。具有u律和A律壓縮擴(kuò)展功能?？蓪cBSP引腳配置為通用輸入輸出引腳。23 McBSP組成框圖McBSP包括一個(gè)數(shù)據(jù)通道和一個(gè)控制通道，通過7個(gè)引腳與外部設(shè)備連接，其構(gòu)造如圖8-9所示。數(shù)據(jù)發(fā)送引腳DX負(fù)責(zé)數(shù)據(jù)的發(fā)送，數(shù)據(jù)接收引腳DR負(fù)責(zé)數(shù)據(jù)的接收，發(fā)送時(shí)鐘引腳CLKX、接收時(shí)鐘引腳CLKR、發(fā)送幀同步引腳FSX和接收幀同步引腳FSR提供串行時(shí)鐘和控制信號。24 McBSP組成框圖CPU和DMA控制器通過外設(shè)總線與McBSP進(jìn)展通信。當(dāng)發(fā)送數(shù)據(jù)時(shí)，CPU和DMA將數(shù)據(jù)寫入數(shù)據(jù)發(fā)送存放器DXR1，DXR2，

14、接著復(fù)制到發(fā)送移位存放器XSR1，XSR2，通過發(fā)送移位存放器輸出至DX引腳。同樣，當(dāng)接收數(shù)據(jù)時(shí)，DR引腳上接收到的數(shù)據(jù)先移位到接收移位存放器RSR1，RSR2，接著復(fù)制到接收緩沖存放器RBR1，RBR2中，RBR再將數(shù)據(jù)復(fù)制到數(shù)據(jù)接收存放器DRR1，DRR2中，由CPU或DMA讀取數(shù)據(jù)。這樣，可以同時(shí)進(jìn)展內(nèi)部和外部的數(shù)據(jù)通信。RSR1,2XSR1,2RBR1,2DRRDXRExpandCompressSPCRRCRXCRSRGRPCRMCRRCERXCERXINTREVTXEVTDMA控制器數(shù)據(jù)、時(shí)鐘、幀同步控制與監(jiān)視存儲器多通道控制與監(jiān)視存放器時(shí)鐘和幀同步邏輯FSXFSRCLKRCLKXR

15、INTMcBSP中斷輸入時(shí)鐘McBSP產(chǎn)生時(shí)鐘DRDXCLKSCLKINDSP時(shí)鐘產(chǎn)生器16位外設(shè)總線中斷去CPU同步事件去圖89 McBSP的構(gòu)造框圖25采樣率發(fā)生器SRGCLKG和內(nèi)部幀同步信號FSG。26與時(shí)鐘同步幀脈沖CLKXCLKXPCLKRCLKRPCLKSMCPU時(shí)鐘CLKSCLKSP幀脈沖檢測FSRFSGCLKG101010CLKGDV FPERFWIDCLKSR G每個(gè)McBSP包括一個(gè)采樣率發(fā)生器SRG，用于產(chǎn)生內(nèi)部數(shù)據(jù)時(shí)鐘CLKG可以作為DR引腳接收數(shù)據(jù)或DX引腳發(fā)送數(shù)據(jù)的時(shí)鐘，F(xiàn)SG控制DR和DX上的幀同步。GSYNC圖810 采樣率發(fā)生器原理框圖27 采樣率發(fā)生器(S

16、RG)1.輸入時(shí)鐘的選擇采樣率發(fā)生器的時(shí)鐘源可以由CPU時(shí)鐘或外部引腳CLKS，CLKX或CLKR提供，時(shí)鐘源的選擇可以通過引腳控制存放器PCR中的SCLKME字段和采樣率發(fā)生存放器SRGR2中的CLKSM字段來確定。表816 采樣率發(fā)生器輸入時(shí)鐘選擇SCLKME0011CLKSM0101采樣發(fā)生器的輸入時(shí)鐘CLKS引腳上的信號CPU時(shí)鐘CLKR引腳上的信號CLKX引腳上的信號28輸入時(shí)鐘CLKS引腳上的信號CPU時(shí)鐘CLKR引腳上的信號CLKX引腳上的信號極性選擇CLKSP=0CLKSP=1正極性CLKRP=0CLKRP=1CLKXP=0CLKXP=1說 明CLKS引腳上的信號的上升沿，產(chǎn)生

17、CLKG和FSG上的過渡過程CLKS引腳上的信號的下降沿，產(chǎn)生CLKG和FSG上的過渡過程CPU時(shí)鐘信號的上升沿，產(chǎn)生CLKG和FSG上的過渡過程CLKR引腳上的信號的上升沿，產(chǎn)生CLKG和FSG上的過渡過程CLKR引腳上的信號的下降沿，產(chǎn)生CLKG和FSG上的過渡過程CLKX引腳上的信號的上升沿，產(chǎn)生CLKG和FSG上的過渡過程CLKX引腳上的信號的下降沿，產(chǎn)生CLKG和FSG上的過渡過程 采樣率發(fā)生器(SRG)2.輸入時(shí)鐘信號極性的選擇如果選擇了一個(gè)外部引腳作為時(shí)鐘源，其極性可通過SRGR2中的CLKSP字段、PCR中的CLKXP字段或CLKPP字段進(jìn)展設(shè)置。表817 采樣率發(fā)生器輸入時(shí)鐘

18、極性選擇 采樣率發(fā)生器(SRG)3.輸出時(shí)鐘信號頻率的選擇輸入的時(shí)鐘經(jīng)過分頻產(chǎn)生SRG輸出時(shí)鐘CLKG。分頻值由采樣率發(fā)生存放器SRGR1中的CLKGDV字段確定。輸出的最高時(shí)鐘頻率是輸入時(shí)鐘頻率的1/2。當(dāng)CLKGDV是奇數(shù)時(shí)，CLKG的占空比是50%；當(dāng)CLKGDV是偶數(shù)2p時(shí)，CLKG高電平持續(xù)時(shí)間為p+1個(gè)輸入時(shí)鐘周期，低電平持續(xù)時(shí)間為p個(gè)輸入時(shí)鐘周期。291 CLKGDV 255輸入時(shí)鐘頻率CLKGDV 1CLKG 輸出時(shí)鐘頻率 30 采樣率發(fā)生器(SRG)4.幀同步時(shí)鐘信號頻率和脈寬的選擇幀同步信號FSG由CLKG進(jìn)一步分頻而來，分頻值由采樣率發(fā)生存放器SRGR2中的FPER字段決

19、定。幀同步脈沖的寬度由采樣率發(fā)生存放器SRGR1中的FWID字段決定：0 FPER 4095CLKG 時(shí)鐘頻率FPER 1FSG輸出時(shí)鐘頻率 0 FWID 255FSG脈寬 (FWID1)CLKG的周期31 采樣率發(fā)生器(SRG)5.同步SRG的輸入時(shí)鐘可以是內(nèi)部時(shí)鐘，即CPU時(shí)鐘，也可以是來自CLKX、CLKR和CLKS引腳的外部輸入時(shí)鐘。當(dāng)采用外部時(shí)鐘源時(shí)，一般需要同步，同步由采樣率發(fā)生存放器SRGR2中的字段GSYNC控制。當(dāng)GSYNC=0時(shí)，SRG將自由運(yùn)行，并按CLKGDV、FPER和FWID等參數(shù)的配置產(chǎn)生輸出時(shí)鐘；當(dāng)GSYNC=1時(shí)，CLKG和FSG將同步到外部輸入時(shí)鐘。 多通道

20、模式選擇1. 通道、塊和分區(qū)一個(gè)McBSP通道一次可以移進(jìn)或移出一個(gè)串行字。每個(gè)McBSP最多支持128個(gè)發(fā)送通道和128個(gè)接收通道。無論是發(fā)送器還是接收器，這128個(gè)通道都分為8塊Block，每塊包括16個(gè)鄰近的通道。據(jù)所選擇的分區(qū)模式，各個(gè)塊被分配給相應(yīng)的區(qū)。如果選擇2分區(qū)模式，那么將偶數(shù)塊0、2、4、6分配給區(qū)A，奇數(shù)塊1、3、5、7分配給區(qū)B。如果選擇8分區(qū)模式，那么將塊07分別自動地分配給區(qū)AH。32Block0：015通道；Block1：1631通道；Block2：3247通道；Block3：4863通道；Block4：6479通道；Block5：8095通道；Block6：961

21、11通道；Block7：112127通道。 多通道模式選擇多通道選擇局部由多通道控制存放器MCR、接收使能存放器RCER和發(fā)送使能存放器XCER組成。MCR1中的RMCM位決定是所有通道用于接收，還是局部通道用其中，MCR可以制止或使能全部128個(gè)通道，RCER和XCER可以分別制止或使能某個(gè)接收或發(fā)送通道。每個(gè)存放器控制16個(gè)通道，因此128個(gè)通道共有8個(gè)通道使能存放器。于接收。當(dāng)RMCM=0，所有128個(gè)通道都用于接收。當(dāng)RMCM=1，使用接收多通道選擇模式，選擇哪些接收通道由接收通道使能存放器RCER確定。如果某個(gè)接收通道被制止，在這個(gè)通道上接收的數(shù)據(jù)只傳輸?shù)浇邮站彌_存放器RBR中，并不

22、復(fù)制到DRR，因此不會產(chǎn)生DMA同步事件。3334 多通道模式選擇發(fā)送多通道的選擇由MCR2中的XMCM字段確定： 當(dāng)XMCM=00b，所有128發(fā)送通道使能且不能被屏蔽。 當(dāng)XMCM=01b，由發(fā)送使能存放器XCER選擇通道，如果某通道沒有被選擇，那么該通道被制止。 當(dāng)XMCM=10b，由XCER存放器制止通道，如果某通道沒有被制止，那么使能該通道。 當(dāng)XMCM=11b，所有通道被制止使用，而只有當(dāng)對應(yīng)的接收通道使能存放器RCER使能時(shí)，發(fā)送通道才被使能，當(dāng)該發(fā)送通道使能時(shí)，由XCER存放器決定該通道是否被屏蔽。35 異常處理有5個(gè)事件會導(dǎo)致McBSP異常錯(cuò)誤： 接收數(shù)據(jù)溢出，此時(shí)SPCR1

23、中的RFULL=1。 接收幀同步脈沖錯(cuò)誤，此時(shí)SPCR1中的RSYNCERR=1。 發(fā)送數(shù)據(jù)重寫，造成溢出。 發(fā)送存放器空，此時(shí)SPCR2中的XEMPTY=0； 發(fā)送幀同步脈沖錯(cuò)誤，此時(shí)SPCR2中的XSYNCERR=1。36 異常處理接收通道有三級緩沖RSR-RBR-DRR，當(dāng)數(shù)據(jù)復(fù)制到DRR，設(shè)置RRDY；當(dāng)DRR中的數(shù)據(jù)被讀取，去除RRDY。所以當(dāng)RRDY=1，RBR-DRR的復(fù)制不會發(fā)生，數(shù)據(jù)保存在RSR，這時(shí)如果DR接收新的數(shù)據(jù)并移位到RSR，新數(shù)據(jù)就會覆蓋RSR，使RSR中的數(shù)據(jù)丟失。有兩種方法可以防止數(shù)據(jù)喪失： 至少在第三個(gè)數(shù)據(jù)移入RSR前2.5個(gè)周期讀取DRR中的數(shù)據(jù)。 利用D

24、RR接收標(biāo)志RRDY觸發(fā)接收中斷，使CPU或DMA能及時(shí)讀取數(shù)據(jù)。37 異常處理接收幀同步信號錯(cuò)誤是指在當(dāng)前數(shù)據(jù)幀的所有串行數(shù)據(jù)還未接收完時(shí)出現(xiàn)了幀同步信號。由于幀同步表示一幀的開場，所以出現(xiàn)幀同步時(shí)，接收器就會停頓當(dāng)前幀的接收，并重新開場下一幀的接收，從而造成當(dāng)前幀數(shù)據(jù)的喪失。為了防止接收幀同步錯(cuò)誤造成的數(shù)據(jù)喪失，可以將接收控制寄存器RCR2中的RFIG設(shè)置為1，讓McBSP接收器忽略這些不期望出現(xiàn)的接收幀同步信號。38 異常處理發(fā)送數(shù)據(jù)重寫是指CPU或DMA在DXR中的數(shù)據(jù)復(fù)制到XSR之前，向DXR寫入了新的數(shù)據(jù)，DXR中舊的數(shù)據(jù)被覆蓋而喪失。為了防止CPU寫入太快而造成數(shù)據(jù)覆蓋，可以讓C

25、PU在寫DXR之前，先查詢發(fā)送標(biāo)志XRDY，檢查DXR是否就緒，或者由XRDY觸發(fā)發(fā)送中斷，然后寫入DXR。為了防止DMA寫入太快，可以讓DMA與發(fā)送事件XEVT同步，即由XRDY觸發(fā)XEVT，然后DMA控制器將數(shù)據(jù)寫入DXR。39 異常處理與發(fā)送數(shù)據(jù)重寫相對應(yīng)，發(fā)送存放器空是由于CPU或DMA寫入太慢，使得發(fā)送幀同步出現(xiàn)時(shí)，DXR還未寫與入新值，這樣XSR中的值就會不斷重發(fā)，直到DXR寫入新值為止。為了防止數(shù)據(jù)重發(fā)，可以由XRDY觸發(fā)對CPU中斷或DMA同步事件，然后將新值寫入DXR。40 異常處理發(fā)送幀同步錯(cuò)誤是指在當(dāng)前幀的數(shù)據(jù)還未發(fā)送完之前，出現(xiàn)了發(fā)送幀同步信號。導(dǎo)致發(fā)送器終止當(dāng)前幀的發(fā)

26、送，并重新開場下一幀的發(fā)送。為了防止發(fā)送幀同步錯(cuò)誤，可以將發(fā)送控制存放器XCR2中的XFIG設(shè)置為1，讓發(fā)送器忽略這些不期望的發(fā)送幀同步信號。41 McBSP存放器1.數(shù)據(jù)接收存放器DRR2和DRR1CPU或DMA控制器從DRR2和DRR1讀取接收數(shù)據(jù)。由于McBSP支持8位、12位、16位、20位、24位或32位的字長，當(dāng)字長等于或小于16位，只使用DRR1；當(dāng)字長超過16位，DRR1存放低16位，DRR2存放其余數(shù)據(jù)位。DRR2和DRR1為I/O映射存放器，可以通過訪問I/O空間來訪問該存放器。如果串行字長不超過16位，DR引腳上的接收數(shù)據(jù)移位到RSR1，然后復(fù)制到RBR1。RBR1的數(shù)據(jù)

27、再復(fù)制到DRR1，CPU或DMA控制器從DRR1讀取數(shù)據(jù)。42 McBSP存放器如果串行字長超過16位，DR引腳上的接收數(shù)據(jù)移位到RSR2和RSR1，然后復(fù)制到RBR2、RBR1。RBR2、RBR1的數(shù)據(jù)再復(fù)制到DRR2、DRR1，CPU或DMA控制器從DRR2、DRR1讀取數(shù)據(jù)。如果從RBR1復(fù)制到DRR1的過程中，使用壓縮擴(kuò)展RCOMPAND=10b或11b，RBR1中的8位壓縮數(shù)據(jù)擴(kuò)展為16位校驗(yàn)數(shù)據(jù)。如果未使用壓縮擴(kuò)展，RBR1、RBR2根據(jù)RJUST的設(shè)置，將數(shù)據(jù)填充后送到DRR1、DRR2。43 McBSP存放器2.數(shù)據(jù)發(fā)送存放器DXR2和DXR1發(fā)送數(shù)據(jù)時(shí)，CPU或DMA控制器向

28、DXR2和DXR1寫入發(fā)送數(shù)據(jù)。當(dāng)字長等于或小于16位，只使用DXR1；當(dāng)字長超過16位，DXR1存放低16位，DXR2存放其余數(shù)據(jù)位。DXR2和DXR1為I/O映射存放器，可以通過訪問I/O空間來訪問該存放器。如果串行字長不超過16位，CPU或DMA控制器寫到DXR1上的數(shù)據(jù)，復(fù)制到RSR1。RSR1的數(shù)據(jù)再復(fù)制到XSR1。然后，每個(gè)周期移走1位數(shù)據(jù)到DX引腳。如果串行字長超過16位，CPU或DMA控制器寫到DXR2、DXR1上的數(shù)據(jù)，復(fù)制到復(fù)制到XSR2、XSR1。然后移到DX引腳。如果從DXR1復(fù)制XSR1的過程中，使用壓縮擴(kuò)展XCOMPAND=10b或11b，DXR1中的16位數(shù)據(jù)壓縮

29、為8位律或A律數(shù)據(jù)后，送到XSR1。如果未使用壓縮擴(kuò)展，DXR1數(shù)據(jù)直接復(fù)制到XSR1。44 McBSP存放器3.串口控制存放器SPCR1和SPCR2表818 串口控制存放器SPCR1位15字段DLB復(fù)位值0說 明數(shù)字回環(huán)模式使能，0：制止，1：使能1413RJUST00接收數(shù)據(jù)符號擴(kuò)展和調(diào)整方式12111087654321CLKSTPRsvdDXENARsvdRINTMRSYNCERRRFULLRRDY000000000時(shí)鐘停頓模式保存DX引腳延時(shí)使能保存接收中斷模式接收幀同步錯(cuò)誤標(biāo)志接收過速錯(cuò)誤標(biāo)志接收就緒標(biāo)志0RRST0接收器復(fù)位45 McBSP存放器表818 串口控制存放器SPCR1

30、續(xù)說 明位1510字段Rsvd復(fù)位值0保存9FREE0自由運(yùn)行在高級語言調(diào)式器中遇到斷點(diǎn)8SOFT0時(shí)的處理方式軟停頓在高級語言調(diào)試器中遇到斷點(diǎn)時(shí)的處理方式76543210FRSTGRSTXINTMXSYNCERRXEMPTYXRDYXRST00000000幀同步邏輯復(fù)位采樣率發(fā)生器復(fù)位發(fā)送中斷模式發(fā)送幀同步錯(cuò)誤標(biāo)志發(fā)送存放器空標(biāo)志發(fā)送就緒標(biāo)志發(fā)送器復(fù)位46 McBSP存放器4.接收控制存放器RCR1和RCR2和發(fā)送控制存放器XCR1和XCR2表819 接收發(fā)送控制存放器R(X)CR1位151487540字 段RsvdR(X)FRLEN1R(X)WDLEN1Rsvd復(fù)位值0000說 明保存接收

31、發(fā)送階段1的幀長1128個(gè)字接收發(fā)送階段1的字長保存47 McBSP存放器4.接收控制存放器RCR1和RCR2和發(fā)送控制存放器XCR1和XCR2表820 接收發(fā)送控制存放器R(X)CR2位151487543210字 段R(X)PHASER(X)FRLEN2R(X)WDLEN2R(X)COMPANDR(X)FIGR(X)DATDLY復(fù)位值000000說 明接收發(fā)送幀的階段數(shù)接收發(fā)送階段2的幀長接收發(fā)送階段2的字長接收發(fā)送數(shù)據(jù)壓擴(kuò)模式忽略不期望的收發(fā)幀同步信號接收發(fā)送數(shù)據(jù)延時(shí)48 McBSP存放器5.采樣率發(fā)生存放器SRGR1和SRGR2表821 采樣率發(fā)生器SRGR2段GSYNCCLKSPCLKSMFSGMFPER復(fù)位值00100說 明時(shí)鐘同步模式CLKS引腳極性采樣率發(fā)生器時(shí)鐘源選擇采樣率發(fā)生器發(fā)送幀同步模式FSG信號幀同步周期數(shù)49 McBSP存放器6.引腳控制存放器PCR表822 引腳控制存放器PCR數(shù)值說 明位15141312字 段RsvdIDLEENXIOEN