24G射頻低噪聲放大器畢業(yè)設(shè)計(jì)論文

優(yōu)秀論文審核通過未經(jīng)允許切勿外傳近年來，以電池作為電源的電子產(chǎn)品得到廣泛使用，迫切要求采用低電壓的模擬電路來降低功耗，所以低電壓、低功耗模擬電路設(shè)計(jì)技術(shù)正成為研究的熱點(diǎn)。本文主要討論電感負(fù)反饋cascode-CMOS-LNA（共源共柵低噪聲放大器）的噪聲優(yōu)化技術(shù)，同時也分析了噪聲和輸入同時匹配的SNIM技術(shù)。以噪聲參數(shù)方程為基礎(chǔ)，列出了簡單易懂的設(shè)計(jì)原理。為了實(shí)現(xiàn)低電壓、低噪聲、高線性度的設(shè)計(jì)指標(biāo)，在本文中使用了三種設(shè)計(jì)技術(shù)。第一，本文以大量的篇幅推導(dǎo)出了一個理想化的噪聲結(jié)論，并使用Matlab分析了基于功耗限制的噪聲系數(shù)，取得最優(yōu)化的晶體管尺寸。第二,為了實(shí)現(xiàn)低電壓設(shè)計(jì)，引用了一個折疊式的共源共柵結(jié)構(gòu)低噪聲放大器。第三，通過線性度的理論分析并結(jié)合實(shí)驗(yàn)仿真的方法，得出了設(shè)計(jì)一個高線性度的最后方案。另外，為了改善射頻集成電路的器件參數(shù)選擇的靈活性，在第四章中使用了一種差分結(jié)構(gòu)。所設(shè)計(jì)的電路用CHARTER公司0.25mCMOS工藝技術(shù)實(shí)現(xiàn)，并使用Cadence的spectreRF工具進(jìn)行仿真分析。本文使用的差分電路結(jié)構(gòu)只進(jìn)行了電路級的仿真，而折疊式的共源共柵電路進(jìn)行了電路級的仿真、版圖設(shè)計(jì)、版圖參數(shù)提取、電路版圖一致性檢查和后模擬，完成了整個低噪聲放大器的設(shè)計(jì)流程。折疊式低噪聲放大器的仿真結(jié)果為：噪聲系數(shù)NF為1.30dB,反射參數(shù)S11、數(shù)2、S22分別為-21.73dB、-30.62dB、-23.45dB,正向增益S21為14.27dB,1dB壓縮點(diǎn)為-12.8dBm,三階交調(diào)點(diǎn)IIP3為0.58dBm。整個電路工作在1V電源下，消耗的電流為8.19mA,總的功耗為8.19mW0所有仿真的技術(shù)指標(biāo)達(dá)到設(shè)計(jì)要求。關(guān)鍵字：低噪聲放大器；噪聲系數(shù)；低電壓、低功耗；共源共柵；噪聲匹配ABSTRACTInrecentyears,electronicswithbatterysupplyarewidelyused,whichcriesforadoptinglowvoltageanalogcircuitstoreducepowerconsumption,solowvoltage,lowpoweranalogcircuitdesigntechniquesarebecomingresearchtechniquesforinductivelydegeneratedcascodeCMOSlow-noiseamplifiers(LNAs)withon-chipinductors.Anditreviewsandanalyzessimultaneousnoiseandinputmatchingtechniques(SNIM).Basedonthenoiseparameterequations,thispaperprovidesclearunderstandingofthedesignprinciple.Inordertoachievelow-voltage,lownoise,specifications,inthispaperbythreedesigntechnology.Firstly,usingMatlabtoolanalyzesnoisefigurebasedonpower-constrained,andobtaintheoptimumtransistorsize.Secondly,designafolded-cascode-typeLNAtoreducethepowersupper.Third,throughtheoreticalanalysisofLinearandcombinesimulationmethods,Iobtainafinaldesignofatheotherside,inordertoimprovetheradiofrequencyintegratedcircuitdeviceparametersofflexibility,thispaperpresentsadifferenceinthestructureinthefourthchapter.Theproposedcircuitdesignisrealizedusingcsm25RF0.25mCMOStechnology,simulatedwithCadencespecterRF.Basedoncsm25RF0.25mCMOStechnology,theresultingdifferentialLNAachieves1.32dBnoisefigure,-20.65dBS11,-24dBS22,-30.27S12,14dBS21.TheLNA's1-dBcompressionpointis-13.3dBm,andIIP3is-0.79dBm,withthecorecircuitconsuming8.1mAfroma1Vpowersupply.Keywords：low-noiseamplifier(LNA)；noisefigure；lowvoltagelowpowercascodenoisematchingTOC\o"1-5"\h\z第一章緒論1課題背景1研究現(xiàn)狀及存在的問題2本論文主要工作3論文內(nèi)容安排3第二章射頻電路噪聲理論和線性度分析4噪聲理論4噪聲的表示方法4本文研究的器件噪聲類型5熱噪聲5MOS噪聲模型6兩端口網(wǎng)絡(luò)噪聲理論7多級及聯(lián)網(wǎng)絡(luò)噪聲系數(shù)計(jì)算9MOSFET端口網(wǎng)絡(luò)噪聲參數(shù)的理論分析10降低噪聲系數(shù)的一般措施13MOSNA線性度分析141dB壓縮點(diǎn)14三階輸入交調(diào)點(diǎn)IIP316多級及聯(lián)網(wǎng)絡(luò)線性度表示方法（起最重要作用的線性級）17小結(jié)18第三章CMOS低噪聲放大器的設(shè)計(jì)理論推導(dǎo)20LNA設(shè)計(jì)指標(biāo)20噪聲系數(shù)20增益20線性度20輸入輸出匹配21輸入輸出隔離21電路功耗21穩(wěn)定性21CMOSNA拓?fù)浣Y(jié)構(gòu)分析21基本結(jié)構(gòu)及比較21源極去耦與噪聲、輸入同時匹配（SNIM）的設(shè)計(jì)22共源共柵電路結(jié)構(gòu)（cascode）27功率限制的單端分析一獲得最佳化的寬長比29其它改進(jìn)型電路比較31偏置電路的設(shè)計(jì)33CASCOD轂計(jì)2言論34第四章2.4GHZLNA電路設(shè)計(jì)35工藝庫的元器件35差分CASCOD電路35差分電路的設(shè)計(jì)35差分電■路的電■路極仿真37單端CASCOD審，路39單端電路的設(shè)計(jì)39單端電路的電路級仿真42

單端電路的版圖設(shè)計(jì)、提取及后模擬45電路級仿真和后模擬仿真總結(jié)48與其它電路的比較49結(jié)束語50致謝51參考文獻(xiàn)52附錄A二端口網(wǎng)絡(luò)的噪聲理論補(bǔ)充53附錄BS參數(shù)與反射系數(shù)55雙端口網(wǎng)絡(luò)S參數(shù)55反射系數(shù)與S參數(shù)的關(guān)系56其它參數(shù)與S參數(shù)的關(guān)系5762附錄C電感源極負(fù)反饋共源電路噪聲推導(dǎo)5862附錄DMATLABW第一章緒論課題背景在最近的十多年來，迅猛發(fā)展的射頻無線通信技術(shù)被廣泛地應(yīng)用于當(dāng)今社會的各個領(lǐng)域中，如：高速語音來，第3代移動通信（3G）、高速無線互聯(lián)網(wǎng)、Bluetooth以及利用MPEG標(biāo)準(zhǔn)實(shí)現(xiàn)無線視頻圖像傳輸?shù)男l(wèi)星電視服務(wù)等技術(shù)是日新月異，無線通訊技術(shù)得到了飛速發(fā)展，預(yù)計(jì)到2010年，無線通信用戶將達(dá)到10億人'并超過有線通信用戶。這種潛在的市場造成了對射頻集成電路的巨大需求。原來的混合電路由于不能滿足低成本、低功耗和高集成度的要求，而必然要被集成度越來越高的集成電路所取代，并最終形成單片射頻收發(fā)機(jī)芯片。典型的射頻收發(fā)設(shè)備除了對功耗、速度、成品率等性能的要求外，還要考慮噪聲、線性范圍、增益等指標(biāo)。在硅CMOS,BiCMOS、雙極工藝、GaAsMESFET,異質(zhì)結(jié)雙極晶體管（HBT）,GeSi器件等眾多工藝中，雖然硅CMOS的高頻性能和噪聲性能不是最好的，但是由于它的工藝最為成熟、成本最低、功耗最小、應(yīng)用也最為廣泛，且隨著工藝水平的不斷提高，硅CMOS的頻率特性和噪聲特性正在逐漸得到了改善。重要的是，只有采用硅CMOS工藝才能最終實(shí)現(xiàn)單片集成。因此，CMOS射頻集成電路是未來的發(fā)展趨勢[1]o近幾十年來，世界各國的研究人員在CMOS射頻集成電路的設(shè)計(jì)和制作方面進(jìn)行了大量的研究和探索，使CMOS射頻集成電路的性能不斷得以改善。樂觀的估計(jì)，在最近幾年里，CMOS射頻集成電路將徹底改變無線通信的面貌。射頻接收機(jī)通常有四種結(jié)構(gòu)：超外差結(jié)構(gòu)、直接變頻結(jié)構(gòu)、寬中頻變頻結(jié)構(gòu)、和低中頻變頻結(jié)構(gòu)。這四種結(jié)構(gòu)各有優(yōu)點(diǎn)和缺點(diǎn)，接收機(jī)的結(jié)構(gòu)由系統(tǒng)指標(biāo)決定，包括系統(tǒng)工作頻率、接收機(jī)動態(tài)范圍、功耗和集成度等。圖1-1所示為超外差接收機(jī)的系統(tǒng)框圖。這是較為常用的射頻接收機(jī)結(jié)構(gòu)。一個完整的射頻收發(fā)系統(tǒng)包括RF前端和基帶處理部分，RF前端又稱作接收器，它決定著整個系統(tǒng)的基本性能指標(biāo)，如誤碼率、發(fā)射功率、信道的抗干擾能力等。而低噪聲放大器(LNA)是RF前端的最前端，它直接感應(yīng)天線接收到的微弱信號，并對其放大，然后傳遞給后級進(jìn)行處理，是整個接收通道最為關(guān)鍵的模塊之一。因此，本文主要研究2.4GHzLAN在功耗限制和低電壓條件下獲得低噪聲、高線性度的方法?；鶐л敵龌鶐л敵鰣D1-1超外差接收機(jī)的系統(tǒng)框圖[2]研究現(xiàn)狀及存在的問題近年來，射頻集成電路(RFIC)的應(yīng)用和研究得到了飛速的發(fā)展，CMOS射頻集成電路的研究更是成為該領(lǐng)域的研究熱點(diǎn)。低噪聲放大器是射頻接收機(jī)中的一個關(guān)鍵，它位于接收機(jī)系統(tǒng)的第一級，決定著接收機(jī)系統(tǒng)的整體噪聲系數(shù)。在CMOS射頻接收前端，低噪聲放大器大約占前端功耗的一半左右，由于低功耗和低噪聲是一對矛盾，在設(shè)計(jì)時需要權(quán)衡考慮網(wǎng)?，F(xiàn)在幾個應(yīng)用比較多的無線頻段有歐洲433MHz的ISM段，應(yīng)用于手機(jī)GSM的900MHz和1.8GHz,應(yīng)用于藍(lán)牙(Bluetooth)的2.4GHz,以及應(yīng)用于WLNA的2.4GHz和5GHz,這些頻率都可以用目前的CMOS工藝來實(shí)現(xiàn)，目前已有相應(yīng)的少量產(chǎn)品問世。由于CMOS射頻集成電路是一門比較新的研究領(lǐng)域，國外也是剛剛起步，這對國內(nèi)的集成電路行業(yè)是一個很好的發(fā)展契機(jī)。但是，目前仍然有許多問題需要研究和解決，尤其是射頻MOS管的建模問題以及高性能電感的實(shí)現(xiàn)。一方面是MOS管、片上電感、電容、襯底的寄生參數(shù)的提取問題，另一方面是這些參數(shù)隨偏置條件和特征尺寸的縮小而變化的問題。對這些問題的研究和解決，將極大地降低射頻集成電路的設(shè)計(jì)難度。電感和電容是射頻集成電路中必不可少的部分，雖然它們已經(jīng)可以在片上集成，但是目前它們和片外的分立電容、電感相比還有很大的差距，還不能完全滿足射頻電路的需要。CMOS射頻集成電路面臨的主要問題就是無法得到高品質(zhì)因數(shù)(Q)的無源器件。片上電感Q值與電感面積成比例關(guān)系，在面積受限的情況下，大幅提高Q值尚有一定的困難［1,2,4］。在電路實(shí)現(xiàn)方面，一方面需要完善和提高各個模塊的性能，另一方面，需要研究將整個前端整合到一個芯片上時各個模塊之間的協(xié)同考慮和襯底的申擾問題。另外，還需要考慮功耗和可測試性的問題存在。隨著特征尺寸的不斷縮小，MOS晶體管的截止頻率得到了提高，從而可以較為容易地實(shí)現(xiàn)較高工作頻率的射頻集成電路和提高、改善LNA電路中的各種指標(biāo)。然而，特征尺寸的縮小卻會帶來其他方面的問題，例如隨著柵長的縮小，溝道的電場場強(qiáng)增強(qiáng)，漏端電流噪聲增大等等［1,2］。這些問題都必須認(rèn)真考慮。本論文主要工作在射頻低噪聲放大器的設(shè)計(jì)中，各指標(biāo)存在一定的相互制約性。為了獲得較好的性能指標(biāo)，一般采用提高電路中各元器件的靜態(tài)工作點(diǎn)，以犧牲功耗來實(shí)現(xiàn)高性能。本文研究的2.4GHzLNA電路可以應(yīng)用于無線局域網(wǎng)（WLNA）和藍(lán)牙技術(shù)。在本文中，完成了MOS晶體管的噪聲分析，實(shí)現(xiàn)了噪聲、輸入同時匹配的理論研究和電路的實(shí)現(xiàn)。著重于研究LNA電路的噪聲理論，也比較了多種降低噪聲和提高線性度的電路結(jié)構(gòu)。為了減小漏電流三階頻率項(xiàng)，提出消除三階項(xiàng)的偏置電路等等。電路中的各個指標(biāo)都是相互制約的，一個指標(biāo)得到提高，其它指標(biāo)都會有所減小。在本文中，主要是完成低電壓低功耗條件下的低噪聲研究，其次再研究實(shí)現(xiàn)高線性度的方法。論文內(nèi)容安排本論文的內(nèi)容安排如下：第一章緒論是對本課題研究的項(xiàng)目分析。第二章列出射頻電路噪聲理論和線性度分析。作為接收通道的射頻前端，低噪聲放人器的噪聲性能決定著整個通路的噪聲特性，進(jìn)而決定了接收機(jī)的靈敏度。低噪聲放大器的噪聲性能還對接收機(jī)的動態(tài)工作范圍起著重要的影響，可見，噪聲性能優(yōu)化是低噪聲放大器設(shè)計(jì)的關(guān)鍵。這一章中，介紹了噪聲的一般計(jì)算方法，推導(dǎo)出MOSFET二端口網(wǎng)絡(luò)的噪聲表達(dá)式，得出減小噪聲的一般方法，說明了最簡單的噪聲匹配理論。在這一章節(jié)中，也說明了LNA的線性度計(jì)算方法。第三章首先介紹了LNA的設(shè)計(jì)指標(biāo)。在原有的設(shè)計(jì)技術(shù)上，進(jìn)一步推導(dǎo)出了噪聲、輸入同時匹配的設(shè)計(jì)技術(shù)，進(jìn)而推導(dǎo)出本文的LNA設(shè)計(jì)理念。在低噪聲放大器的設(shè)計(jì)中，噪聲的設(shè)計(jì)最為重要，而晶體管的寬長比（WL）是決定電路噪聲系數(shù)的最要因數(shù)，而靜態(tài)工作點(diǎn)則主要影響到電路的功耗。在LNA拓?fù)浣Y(jié)構(gòu)的分析中，得出了一系列的設(shè)計(jì)方程，使用Matlab工具，則可以從仿真圖中得出了最佳的寬長比（WL）。本章中也簡單說明了一種恒跨導(dǎo)的偏置電路設(shè)計(jì)。第四章，利用前面三章介紹的設(shè)計(jì)方法設(shè)計(jì)出了兩個電路，一個是差分電路，一個是單端電路，并對這兩個電路進(jìn)行了比較。其中，在單端電路中進(jìn)行了高線性度的設(shè)計(jì)，并通過了電路級仿真、版圖設(shè)計(jì)、版圖提取、版圖電路一致性檢查和后模擬。第二章射頻電路噪聲理論和線性度分析評價一個射頻系統(tǒng)的性能優(yōu)劣時，兩個很重要的指標(biāo)是噪聲系數(shù)和非線性失真。在本章中，將會以大量的篇幅來論述經(jīng)典的噪聲理論基礎(chǔ)。噪聲理論低噪聲放大器位于接收通道的第一級，它的噪聲特性將大大影響整個系統(tǒng)的噪聲特性。噪聲是低噪聲放大器設(shè)計(jì)中的主要考慮因素，這也是低噪聲放大器一詞的由來。另外，從總體上來說，CMOS器件的噪聲特性比雙極型器件（Bipolar）或GaAs器件的噪聲特性差，因此，對于CMOS低噪聲放大器的設(shè)計(jì)，噪聲性能的優(yōu)化更是設(shè)計(jì)的重點(diǎn)和難點(diǎn)。為了進(jìn)一步優(yōu)化低噪聲放大器的噪聲系數(shù)，有必要深刻理解各元件的噪聲產(chǎn)生機(jī)理，并精確的模擬電路中各元件產(chǎn)生的噪聲，估計(jì)系統(tǒng)的輸出端噪聲,這對電路的設(shè)計(jì)也是十分重要的。目前，隨著先進(jìn)的亞微米CMOS工藝應(yīng)用于射頻芯片設(shè)計(jì)，MOSFET的高頻噪聲模型顯的更為重要，對亞微米MOSFET的高頻噪聲進(jìn)行建模也是近年來的一個研究熱點(diǎn)，因此本文對RFIC中MOS管的高頻噪聲模型的并結(jié)合本文所采用的工藝進(jìn)行分析總結(jié)。本章的第一節(jié)介紹噪聲的基礎(chǔ)理論；第二節(jié)則重點(diǎn)討論MOSFET的高頻噪聲。第三章主要論述線性度的基本理論。噪聲的表示方法噪聲是一種隨機(jī)變量，它來源于射頻系統(tǒng)中的各元器件。對于隨機(jī)過程，不可能用某一確定的時間函數(shù)來描述。但是，它卻遵循某一確定的統(tǒng)計(jì)規(guī)律，可以利用其木身的概率分布特點(diǎn)來充分地描述它的特性。一般采用噪聲電壓或噪聲電流的平均值、方差、功率普密度來描述。有噪系統(tǒng)的噪聲性能可用噪聲系數(shù)的大小來衡量。噪聲系數(shù)定義為系統(tǒng)輸入信噪功率比與輸出信噪功率比的比值：(2.1)l輸入端的信噪比(SNR)P/NF二—————二二(2.1)輸出端的信噪比SNRoPoNo噪聲系數(shù)常用分貝數(shù)表示：(2.2)可以看出，噪聲系數(shù)表征了信號通過系統(tǒng)后，系統(tǒng)內(nèi)部噪聲造成信噪比惡化的程度。如果系統(tǒng)是無噪的，不管系統(tǒng)的增益多大，輸入的信號的噪聲都同樣被放大，而沒有添加任何噪聲，因此輸入輸出的信噪比相等，相應(yīng)的噪聲系數(shù)為1。有噪系統(tǒng)的噪聲系數(shù)均大于1。本文研究的器件噪聲類型在射頻集成電路的設(shè)計(jì)中使用到的電子器件有電阻、電感、電容、晶體管（包括雙極型晶體管和場效應(yīng)晶體管）等。在這些電子器件中存在的噪聲，按照噪聲的來源可以分為：熱噪聲、散射噪聲（shotnoise）閃爍噪聲、散彈噪聲（popcornnoisedo在本論文研究的范圍內(nèi)主要是考慮電阻的熱噪聲和MOS管的漏端溝道噪聲和柵極耦合噪聲。熱噪聲R（有噪）R（無噪）R（有噪）R（無噪）圖圖2-1電阻的熱噪聲及其等效電路熱噪聲是導(dǎo)體中電荷載流子（電子、空穴）無序熱運(yùn)動所產(chǎn)生的噪聲。由于幾乎沒有絕對零度的環(huán)境，因而導(dǎo)體中的熱噪聲無法避免。這種噪聲最早是JohnsonT1928年由實(shí)驗(yàn)觀察得到，其后Nyquist又從理論角度進(jìn)行了定量的分析。計(jì)算一個有噪電阻在頻帶寬度為B的線性網(wǎng)絡(luò)內(nèi)的噪聲時，可以看作是阻值為R的理想無噪電阻與一有噪聲電流源并聯(lián)，或阻值為R的理想無噪電阻與一個噪聲電壓源串聯(lián)，如圖2-1所示。根據(jù)Nyquist的定義，噪聲均方電壓或電流的表達(dá)式為[2]:式中k為波爾茲曼常數(shù)，，T為絕對溫度，室溫下為290K,B為帶寬。當(dāng)負(fù)載與信號源內(nèi)阻匹配時，負(fù)載能夠得到噪聲的最大輸出功率。若把電阻R的熱噪聲作為噪聲源，則當(dāng)此噪聲源的負(fù)載與它匹配時，它所能輸出的最大噪聲功率，或者它的額定功率為：(2.5)由式(2.5)可知，它與電阻本身的大小無關(guān)，僅與溫度和系統(tǒng)帶寬有關(guān)。在集成電路的設(shè)計(jì)中，各種元器件不可避免的都存在一定的阻抗，因此熱噪聲是最為普遍存在的一種噪聲。MOS噪聲模型圖2-2MOS管的簡化噪聲模型晶體管實(shí)際上是一個可控的電阻。尤其是MOSFET,在強(qiáng)反型區(qū),表面溝道就是一個電阻，且溝道電流主要是由偏移電流構(gòu)成。因而可以推斷，MOSFET的噪聲主要是由溝道電組的熱噪聲形成。由于柵電容的存在，溝道電阻的分布特性會將沿溝道方向局部產(chǎn)生的熱噪聲通過局部柵電容耦合到柵極上去。盡管產(chǎn)生熱噪聲的源只有溝道電阻，但其分布特性和與柵電容的耦合，使得用少數(shù)幾個集總元件在MOS模型中表征噪聲特性不那么容易。VanderZiel考慮了溝道的分布特性提出了兩個噪聲源來表征的模型[1]。一個是接在漏源之間的電流源，記為(下標(biāo)d指漏極)；另一個是接在柵源之間的電流源，記為。具等效電路如圖2-2所示。漏端噪聲電流的值為(2.6)其中，是時的共源輸出電導(dǎo)，丫為工藝參數(shù)，長溝道器件產(chǎn)23,對于短溝器件丫在2~3之間~柵噪聲電流的均方值為：(2.7)(2.8)式中6為柵噪聲系數(shù)，約為43。由式(2.7)、(2.8)可以知道，柵噪聲電流與晶體管的柵源電容和工作頻率都是二次方成正比關(guān)系。柵噪聲電流是通過柵源電容Cgs產(chǎn)生的一種非準(zhǔn)靜態(tài)效應(yīng)引入得柵噪聲，所以式(2.7)與式(2.6)具有一定的相關(guān)性，通常用相關(guān)系數(shù)“c”來表示。在有關(guān)MOS噪聲的討論中，只需考慮溝道熱噪聲和柵漏之間的耦合噪聲。在研究MOS管的噪聲時，可以忽略其它噪聲的影響。實(shí)際上，MOS晶體管的柵寄生電阻的熱噪聲、襯底寄生阻抗引入的熱噪聲以及溝道熱噪聲通過背柵調(diào)劑而引入的襯底噪聲，都是不可忽略的，它們對放大器的噪聲性能具有很大的影響。圖2-3為考慮柵阻噪聲和襯底噪聲的MOS管噪聲模型。

圖2-3考慮柵熱噪聲和襯底噪聲的MO嘛聲*II型［1］兩端口網(wǎng)絡(luò)噪聲理論對于一個含有噪聲的二端口網(wǎng)絡(luò)，將噪聲用一個和信號源串聯(lián)的噪聲電壓源和一個并聯(lián)的噪聲電流源表示，從而將該網(wǎng)絡(luò)看作無噪聲網(wǎng)絡(luò)。二端口網(wǎng)絡(luò)由一個導(dǎo)納為及等效的并聯(lián)噪聲電流源構(gòu)成的噪聲源驅(qū)動。見圖2-4所示［1,2］。isOYs含有噪聲的

二端口網(wǎng)絡(luò)isisOYs含有噪聲的

二端口網(wǎng)絡(luò)isJYs含有噪聲的二端口網(wǎng)絡(luò)(b)(a)(b)圖2-4有噪兩端口網(wǎng)絡(luò)和它的等效表示形式合理假設(shè)噪聲源和二端口網(wǎng)絡(luò)的噪聲功率不相關(guān)，可知噪聲系數(shù)的表達(dá)式為（推導(dǎo)過程可以參考附錄A）:

考慮和之間可能的相關(guān)情形，把表示成和兩個分量之和。與相關(guān)，不相關(guān)，設(shè)，可得:F』s2uYF』s2uYsYcVniuYsYcVn■2is■2is(2.10)公式(2.10)包括了三個獨(dú)立的噪聲源，每個都可以看成是一個等效電阻或電導(dǎo)產(chǎn)生的熱噪聲:(2.11)(2.12)(2.13)利用上面三式，可以將噪聲因子用阻抗和導(dǎo)納表示為：(2.14)式中，已將每個導(dǎo)納分解成電導(dǎo)G和電納B的和。由式(2.14)知，一旦一個給定的二端口網(wǎng)絡(luò)的噪聲特性己用它的四個噪聲參數(shù)(、、和)表示，那么就可以求出使噪聲因子達(dá)到最小的一般條件。即只要對噪聲源導(dǎo)納求一階導(dǎo)數(shù)并使它為零，必有：(2.15)(2.16)可見，為了使噪聲因子最小，應(yīng)當(dāng)使噪聲源的電納等于相關(guān)電納的負(fù)值，而噪聲源的電導(dǎo)等于公式(2.16)的值。把公式(2.15)和(2.16)代入到公式(2.14)中，得到最小噪聲因子：Fmin=1+2Rnbm+G。］=1+2%詈+G；+gJ(2.17)RRn一由式(2.17)可以推導(dǎo)式(2.14)的另一表示方法：Fmin+(F—Fmin)=Fmin*裊△一G°ptf*(Bs-B°pt"Gs上式表明，兩端口網(wǎng)絡(luò)的噪聲性能可以由、、和四個噪聲參數(shù)確定。由于這四個噪聲參數(shù)容易從簡單化的器件模型中計(jì)算得到，噪聲因子的理論計(jì)算就變得簡單明了。從式(2.18)可以看出，它表示的是一個恒噪聲系數(shù)曲線，或者稱為恒噪聲系數(shù)圓。多級及聯(lián)網(wǎng)絡(luò)噪聲系數(shù)計(jì)算由附錄A可以知道，每一個有噪網(wǎng)絡(luò)都可以由三個參數(shù)來描述，即噪聲等效溫度Te、噪聲系數(shù)F、額定功率增益Gp。在實(shí)際的應(yīng)用中，都需要使用多個有噪網(wǎng)絡(luò)來實(shí)現(xiàn)一個特定功能的系統(tǒng)，如圖2-5所示，是一個多級級聯(lián)的噪聲網(wǎng)絡(luò)。圖2-5多級有噪線性網(wǎng)絡(luò)的級聯(lián)[2]設(shè)第一級輸入噪聲的功率為，根據(jù)等效噪聲溫度的定義，第一級的輸出噪聲功率是：(2.19)第二級輸出噪聲功率為：_______T02N2=Gp2Ni+Gp2kTe2B=GpiGp2kBT0+Tei+*(2.20)IgpU將前兩級級聯(lián)系統(tǒng)的等效噪聲溫度設(shè)為，因而兩級輸出的噪聲功率又可以表示為：

其中(2.22)由附錄C中的推導(dǎo)又可以知道等效噪聲溫度與噪聲系數(shù)的關(guān)系，即其中(2.22)由式(2.22)和(2.23)可以得到兩級級聯(lián)網(wǎng)絡(luò)的噪聲系數(shù)表達(dá)式：由此可以推導(dǎo)出，多級級聯(lián)時的等效噪聲溫度和噪聲系數(shù)分別為:Te二丁片"Gp1Gp1Gp2LF2-1F3-1=F1'———3——■■■-Gp1Gp?2(2.23)(2.24)(2.25)(2.23)(2.24)(2.25)(2.26)MOSFET兩端口網(wǎng)絡(luò)噪聲參數(shù)的理論分析在上一小節(jié)中，已經(jīng)對MOS管的噪聲和系統(tǒng)的噪聲系數(shù)進(jìn)行了分析。接下來就需要進(jìn)一步的分析MOS電路的噪聲分析。由2.1.2.2MOS噪聲模型這一節(jié)可知，MOS晶體管的漏端溝道電流熱噪聲和柵噪聲是主要考慮的噪聲源。溝道電流熱噪聲可以由式（2.6）表示，柵極噪聲可以由式（2.7）、（2.8）表示。由于這兩種噪聲都是源于同一種物理效應(yīng)（溝道電阻熱噪聲），它們之間存在一定的相關(guān)性，它們之間的相關(guān)系數(shù)可以定義為：（2.27）c是一個純虛數(shù)，對于長溝道器件，具值為j0.395;對于短溝道器件，它的值介于j0.3到j(luò)0.35之間。將兩個噪聲源等效到晶體管的輸入端（柵極），可以得到等效輸入噪聲電壓為(2.28)而等效的輸入噪聲電流為(2.29)Til(產(chǎn)Cgs2L~2L攵(2.29)in:2ing:Vnj'Cgs4kTggBgm等效的輸入噪聲電壓和噪聲電流存在一定的相關(guān)性，將噪聲電流分為兩

部分，即:(2.30)其中，噪聲電流與噪聲電壓完全相關(guān)，相關(guān)系數(shù)為；噪聲電流與噪聲電壓完全不相關(guān)。由此可以把柵極噪聲拆成兩項(xiàng),部分，即:(2.30)il=￡ngc+ingu2=4kT%g/B+4kT6gg(1-c2B(2.31)由式（2.28）、（2.29）、（2.30）可知、的相關(guān)系數(shù)為為:上式中的最后一項(xiàng)分子分母同時乘以(2.32)(2.33)(2.34)ingc一gm*ingcind*=-gmindind*ingcindW

(2.31)由式（2.28）、（2.29）、（2.30）可知、的相關(guān)系數(shù)為為:上式中的最后一項(xiàng)分子分母同時乘以(2.32)(2.33)(2.34)ingc一gm*ingcind*=-gmindind*ingcindW

ind(2.35)所以icYc=建二jCVngs??*ingcind相indgm??*ingcind?2ing?2?2ingindi2ind=jCgsgmc?2ingi2

ind(2.36)將和代入上式,(2.37)為時的漏源導(dǎo)納。對于長溝道晶體管，；當(dāng)溝道長度減小時,（2.38）a降低，因此，a表示了晶體管工作偏離長溝道特性的程度。由式（2.28）、（2.33）、（2.37）可知Bc=Im(YCjCgs1+味|倡I(xiàn)".2G二iBc=Im(YCjCgs1+味|倡I(xiàn)".2G二iuGu—4kTB、??,2c2si-

gs5gd0由上述可得，MOS晶體管的兩端口網(wǎng)絡(luò)噪聲參數(shù)為滿足以上噪聲參數(shù)要求的電路結(jié)構(gòu)，可以得到最小的噪聲系數(shù),FminY11-式中g(shù)m...，CoxW/LVgs—Vth3\VGs-VthCgs2/3WLCoX-2L2由MOS管的兩端口網(wǎng)絡(luò)噪聲參數(shù)可知,(2.39)(2.40)(2.47)為了達(dá)到最小的噪聲因子，要求(2.48)而為了達(dá)到最大功率傳輸?shù)臈l件，要求(2.49)由式（2.47）可知，隨著CMOS工藝技術(shù)的不斷發(fā)展，晶體管的特征尺寸不斷縮小，不斷提高。從式（2.46）可以知道，最小噪聲也會隨著的不斷提高而降低。所以，隨著工藝的進(jìn)步，會減小。從式（2.46）也可以知道，系統(tǒng)工作的頻率越大，電路的噪聲系數(shù)將會越大。因此設(shè)計(jì)一個射頻電路，使用越先進(jìn)的工藝技術(shù)，電路的噪聲性能將會越好；對于同一種工藝，設(shè)計(jì)一個頻率較低的射頻電路比設(shè)計(jì)一個較高頻率的電路噪聲特性好。以上的推導(dǎo)中，忽略了MOS的柵極阻抗噪聲、襯底噪聲及其它噪聲。在使用手動計(jì)算的分析過程中，上述的噪聲模型已經(jīng)可以接近實(shí)際。2.3降低噪聲系數(shù)的一般措施常用的減小噪聲系數(shù)的措施如下。1）選用低噪聲器件和元件。在放大或其他電路中，電子器件的內(nèi)部噪聲起著重要作用。因此，改進(jìn)電子器件的噪聲性能和選用低噪聲的電子器件，就可大大降低電路的噪聲系數(shù)。在電路設(shè)計(jì)中盡量不使用電阻器件，使用電感或電容來替代電阻在電路中的作用。2）正確選擇晶體管放大級的直流工作點(diǎn)。晶體管放大級的噪聲系數(shù)和晶體管的直流工作點(diǎn)有著一定的關(guān)系。一般情況下，電路的噪聲系數(shù)隨著偏置電流增大而減小。3）選擇合適的信號源內(nèi)阻。第一級放大器或混頻器是與信號源相聯(lián)的。當(dāng)存在著最佳信號源內(nèi)阻時，放大器的噪聲系數(shù)最小。共源電路與共柵電路比較，共源電路的噪聲特性好，常用于放大器的第一級。4）選擇合適的工作帶寬。噪聲電壓都與通帶寬度有關(guān)。接收機(jī)或放大器的寬度增大時，接收機(jī)或放大器的各種內(nèi)部噪聲也增大。因此，必須嚴(yán)格選擇接收機(jī)或放大器的帶寬。5）選用合適的放大電路組態(tài)。單級電路的放大增益一般不能滿足設(shè)計(jì)的需要，因而需要兩級級聯(lián)。共柵電路的隔離度較好，所以，共源共柵電路得到了廣泛的應(yīng)用2.4MOSLNA線性度分析在設(shè)計(jì)低噪聲放大器中，噪聲是設(shè)計(jì)中首先考慮的一個因素。低噪聲放大器作為接收機(jī)的第一級，其非線性性能也是放大器一個很重要的指標(biāo)。在完成低噪聲特性的設(shè)計(jì)后，還必須考慮放大器的線性度和抗干擾能了。常用1dB壓縮點(diǎn)和三階交調(diào)點(diǎn)來描述電路的線性度。盡管整個接收機(jī)的非線性常常由后面的幾級如混頻器等所限制，仍然有些應(yīng)用場合要求低噪放有很高的線性度。在本小節(jié)中，將會對共源電路進(jìn)行分析，得出一般化的結(jié)論。1dB壓縮點(diǎn)MOS管是一個電壓控制電流的晶體管，在簡化的輸入電壓與輸出電流的特性等效中，漏極電流與源柵電壓成二次方正比關(guān)系。但是，在實(shí)際的使用中，由于MOS管存在著很多其它難以消除、簡化的效應(yīng)，對輸出端漏極電流進(jìn)行傅立葉變換，將會得到一個三次和更高的諧波項(xiàng)。設(shè)放大器的輸入端只有一個余弦波信號，在輸出端可以得到相應(yīng)的輸出電流，但是電流中含有多次諧波。由于高次諧波的幅度會隨著諧波次數(shù)的增大而減小，所以只需要考慮到3次諧波項(xiàng)。則可以得到一個輸出電流交流表達(dá)式22.33.Is=a〔MmcositazVimCos」tasMmcos」taV3」a.=aVm+〔aiVim+[a3Vm[cos叫t+^V：cos2叫t(2.50)曳V：cos3it4由上式可以知道，輸入一個單一頻率信號，通過一個非線性的器件，在輸出端會產(chǎn)生不僅含有基波頻率的頻率項(xiàng)，而且還會產(chǎn)生N次諧波項(xiàng)。

當(dāng)信號的幅度大到器件的高次諧波項(xiàng)不能忽略的時候，由式以得到基波信號電流為(2.50)可3x/3、,當(dāng)信號的幅度大到器件的高次諧波項(xiàng)不能忽略的時候，由式以得到基波信號電流為(2.50)可3x/3、,3)(isi=aiVim+一a3Vim|cos^it=,ai4I32-asVimVit4(2.51)其幅度為(2.52)由此可以得到，大信號的平均跨導(dǎo)為:(2.53)由式(2.53)可以知道，大信號的平均跨導(dǎo)與輸入信號幅度有關(guān)。由此與可以看到，電路的非線性不僅在于出現(xiàn)了諧波，更重要的是它的基波增益O當(dāng)輸入信號中出現(xiàn)了與輸入信號幅度有關(guān)的失真項(xiàng)。在一般的情況下,的幅度增大到一定的程度的時候，會減小，這種現(xiàn)象就是增益壓縮。在射頻電路中，常用1dBO當(dāng)輸入信號是，為使得電路的增益比線性放大器增益下降1dB所對應(yīng)的輸入信號的幅度或者對應(yīng)的信號能量。如圖2-7所示。圖2-7低噪聲放大器的圖2-7低噪聲放大器的1dB壓縮點(diǎn)示意圖利用1dB壓縮點(diǎn)的定義，可以推導(dǎo)出1dB壓縮點(diǎn)的數(shù)學(xué)表達(dá)式?！?3_2…,_20loga1+—asVmjdB=20loga1-1dB(2.54)41則1dB壓縮點(diǎn)的數(shù)學(xué)形式為(2.55)由此可以知道，放大器的線性范圍與漏極電流的1階項(xiàng)和三階項(xiàng)的比值有關(guān)。2.4.2三階輸入交調(diào)點(diǎn)IIP3常常使用“三階截點(diǎn)IP3”來說明三階互調(diào)失真的程度。三階互調(diào)截點(diǎn)IP3定義為三階互調(diào)功率達(dá)到和基波功率相等的點(diǎn)，此點(diǎn)所對應(yīng)的輸入功率表示為IIP3,對應(yīng)的輸出功率表示為OIP3。當(dāng)輸入信號為兩個頻率信號，并且這兩個頻率的振幅相等，(2.56)經(jīng)過MOS管后，輸出的一次頻率項(xiàng)為：TOC\o"1-5"\h\z,'93993i(t)=aiVim+—a3Vm|cos?t+aMm+—a3Vm|cos82t(2.57)<4J44J三次頻率組合項(xiàng)為33a3imcos21--2ta3imcos22一1t(2.58)_33a3Vim4_33a3Vim4(2.59)cos21'2t3aMmcos22,1t(2.59)4由上述的推導(dǎo)，可以得出三階交調(diào)示意圖，如圖2-8

由上述的推導(dǎo)，可以得出三階交調(diào)示意圖，如圖2-8圖2-8三階交調(diào)示意圖由式(2.52)可知沒有失真的傳輸增益為，由式(2.58)可知，三階互調(diào)項(xiàng)的頻率幅度為。三階互調(diào)截點(diǎn)IP3被定義為三階互調(diào)功率達(dá)到和基波功率相等的點(diǎn)。由此可知，在IP3點(diǎn)處：(2.60)三階截點(diǎn)的輸入信號幅度為：(2.61)10logPi圖2-91dB10logPi圖2-91dB壓縮點(diǎn)與三階交調(diào)點(diǎn)的關(guān)系比較式(2.55)和式(2.61)可以知道:VimJdBVmiP3VimJdBVmiP30.145%0.33n-9.6dB4/3(2.62)由此可知，1dB壓縮點(diǎn)的輸入電平要比三階交調(diào)點(diǎn)電平約低10dB2.4.3多級級聯(lián)網(wǎng)絡(luò)線性度表示方法(起最重要作用的線性級)IIP31AIIP32A圖2-10圖2-10兩級放大器級聯(lián)系統(tǒng)圖2-10,是兩個放大器級聯(lián)后的三階互調(diào)示意圖。設(shè)輸入信號為：(2.63)忽略兩級電路的高次諧波項(xiàng)，第一級輸出和第二級輸出的電壓表達(dá)式：Voit=a〔Vita2Vi2ta3M3t(2.64)V02t)=b[Vo1tb2V*tbsv：t(2.65)由于放大器具有帶通濾波功能，輸出第二級輸入端的頻率項(xiàng)有、、、。并且高次項(xiàng)的幅度遠(yuǎn)小于一階項(xiàng)的幅度，則第一級輸出的一階頻率項(xiàng)簡化為(2.66)第一級輸出的三階項(xiàng)幅度為3a3imcos2-1-2ta3imcos2-2--1t(2.67)4第二級電路的基波分量為(2.68)Vo2t:a〔b1V而cos〔tcos2t

(2.68)第二級電路的三階項(xiàng)為:3a1b33bo一2tcos2■2一2tcos2■2-1t1(2.69)4(2.70)變換上式可得：

2211ali(2.70)變換上式可得：

2211aliai&-T=-TVmIP34al4blVmIP31VmIP323a33b3(2.71)級聯(lián)電路的三階交調(diào)截點(diǎn)輸入功率與每一級的關(guān)系為:(2.72)多級級聯(lián)時，總的三階交調(diào)點(diǎn)為(2.73)11.A2,A2a；(2.73)IIP3IIP31IIP32IIP33般情況下，電路的增益都會大于1。由此可知，整個電路系統(tǒng)的線性度小于各級電路的線性度，而前級電路增益較大時，后級電路會嚴(yán)重影響整個系統(tǒng)的線性度。所以，在電路線性度的設(shè)計(jì)中，必須提高各級的線性度；線性度與增益是一對矛盾的指標(biāo)。2.5小結(jié)在本章里分析了系統(tǒng)噪聲的推導(dǎo)和電路線性度的表示方法。從這些推倒中，可以得出兩個很重要的結(jié)論：1）一個系統(tǒng)的噪聲，主要受限于第一級電路的噪聲大小，并和其增益有關(guān)。因而，低噪聲放大器的噪聲，是一個射頻接收器總體噪聲的一個最為重要的組成部分。2）電路的線性度，與每一級電路的線性度特性都有關(guān)聯(lián)。但在第一級增益較高的情況下，主要受限于后級電路的線性度。由這兩點(diǎn)結(jié)論，可以知道，在設(shè)計(jì)低噪聲放大器的時候，應(yīng)該主要考慮其噪聲特性，在滿足一定噪聲要求的前提下，再提高電路的線性度。低噪聲放大器一般采用兩級級聯(lián)的結(jié)構(gòu)。因此第一級主要考慮噪聲特性，第二級主要考慮線性特性。這就為設(shè)計(jì)一個高線性度的低噪聲放大器提供了很重要的理論基礎(chǔ)。第三章CMOS低噪聲放大器的設(shè)計(jì)理論推導(dǎo)在這一章中，將會推導(dǎo)低噪聲設(shè)計(jì)方程。低噪聲放大器的設(shè)計(jì)是一個射頻接收系統(tǒng)設(shè)計(jì)的關(guān)鍵部件。主要有四個特點(diǎn)：（1）它位于接收機(jī)的最前端，根據(jù)多級線性網(wǎng)絡(luò)級聯(lián)的噪聲系數(shù)計(jì)算公式，其整機(jī)噪聲系數(shù)基本上取決于前面單元模塊的噪聲系數(shù)。這就要求它的噪聲越小越好。（2）為了抑制后面各級噪聲對系統(tǒng)噪聲的影響，并對接收到的微弱信號進(jìn)行足夠的線性放大，還要求有一定的增益，但為了不使后面的混頻器過載，產(chǎn)生非線性失真，它的增益又不宜過大。而且由于受傳輸路徑的影響，信號的強(qiáng)弱又是變化的，在接收信號的同時又可能伴隨許多干擾信號混入，因此要求放大器有足夠大的線性范圍，而且增益最好是可調(diào)節(jié)的。（3）低噪聲放大器一般通過傳輸線直接和天線或?yàn)V波器相連，故放大器的輸入端必須和它們有很好的匹配，以達(dá)到最大功率傳輸或最小噪聲系數(shù)。（4）應(yīng)具有一定的選頻功能，以及抑制帶外和鏡像頻率干擾的能力，因此它一般是頻帶放大器。LNA設(shè)計(jì)指標(biāo)低噪聲放大器的主要指標(biāo)包括：足夠低的口聲系數(shù)（NF）、足夠的線性度范圍（IIP3）、合適的增益、輸入輸出的匹配情況、輸入輸出間的隔離。對于一個移動設(shè)備來說，低電壓低功耗也是一個很重要的要求。噪聲系數(shù)噪聲系數(shù)是低噪聲放大器最為關(guān)鍵的指標(biāo)之一，也是設(shè)計(jì)中的主要考慮因素。實(shí)現(xiàn)低噪聲的基本思路是：采用單管單級放大，以減小有源器件引入的噪聲；因?yàn)殡娮栌袩嵩肼?，所以匹配網(wǎng)絡(luò)宜用電感負(fù)反饋，而不宜用電阻負(fù)反饋。整個接收機(jī)所允許的噪聲系數(shù)一般在3dB以下。增益增益是反映一個放大器放大能力的指標(biāo)，低噪聲放大器的增益要適中，一般增益在10-20dB之間。線性度1dB壓縮點(diǎn)、3階交調(diào)點(diǎn)作為線性度是描述一個放大器線性范圍和抗干擾能力的指標(biāo)。其重要性在噪聲系數(shù)之后，也是一個很重要的指標(biāo)。輸入輸出匹配在一個無線接收系統(tǒng)中，能接收到的信號都是能量極低的信號。在設(shè)計(jì)中，為了能更好的實(shí)現(xiàn)能量的傳遞，必須減小能量反射系數(shù)。輸入輸出匹配就是為了實(shí)現(xiàn)這樣一個目的。在本文將要論述的技術(shù)中，輸入輸出匹配也能更好的實(shí)現(xiàn)噪聲匹配，這是一個很重要的理論。將會為后面的設(shè)計(jì)提供最為重要的理論基礎(chǔ)。對于S參數(shù)更為詳盡的認(rèn)識可以參考附錄Bo輸入輸出隔離由于低噪聲放大器和混頻器間一般接有抑制鏡像干擾的濾波器，且第一中頻的數(shù)值較高，本振信號頻率位于濾波器通帶以外，因此本振信號向天線的泄漏較小。但一般的接收機(jī)方案中，本振泄漏則完全取決于低噪聲放大器的隔離性能。同時，低噪聲放大器的隔離度好，減小了輸出負(fù)載變化對輸入阻抗的影響，從而簡化了輸入輸出端的匹配網(wǎng)絡(luò)的調(diào)試。放大器的穩(wěn)定性是隨著反向傳輸?shù)臏p小，即隔離性能的增加而改善的。電路功耗移動通信設(shè)備中還有一個很重要的指標(biāo)是低電壓和低功耗。降低功耗的根本方法是采用低電源電壓、低偏置電流。但伴隨的結(jié)果是晶體管的跨導(dǎo)減小，從而又引起晶體管及放大器的一系列其他指標(biāo)的變化。這將會限制低噪聲放大器的設(shè)計(jì)。穩(wěn)定性穩(wěn)定性也是一個很重要的設(shè)計(jì)指標(biāo)。由于晶體管的各級之間存在著寄生電容，在電路中形成一個反饋回路，又由于密勒效應(yīng)的存在，增加了反饋回路的作用，在一定條件下，將會造成電路的不穩(wěn)定性。電路中的各個指標(biāo)之間都是相互關(guān)聯(lián)的，通常為互為制約的關(guān)系。CMOSLN麗撲結(jié)構(gòu)分析基本結(jié)構(gòu)及比較低噪聲放大器電路結(jié)構(gòu)較多，常用的電路結(jié)構(gòu)如圖2-10所示。圖3-1常用的LNA電路結(jié)構(gòu)各種電路都有自己的特點(diǎn)，共源電路噪聲特性好，共柵電路的輸入匹配好。在設(shè)計(jì)的過程中，需要考慮到多種電路結(jié)構(gòu)的不同特點(diǎn)，來設(shè)計(jì)一個滿足要求的低噪聲放大器。由于低噪聲放大器的前一級通常是天線或者帶通濾波器，為了達(dá)到最大傳輸功率，放大器的輸入級應(yīng)表現(xiàn)為50Q的負(fù)載特性。而MOSFET的輸入阻抗是容性的，為了實(shí)現(xiàn)低噪聲放大器和源極阻抗匹配，使LNA對外部電路表現(xiàn)為一個己知的電阻性阻抗，一般采用圖3-1所示的四種拓?fù)浣Y(jié)構(gòu)。圖3-1(a)中，晶體管采用共源結(jié)構(gòu)，輸入阻抗很大，并聯(lián)所需的電阻即可實(shí)現(xiàn)匹配。由于電阻的熱噪聲的影響，這種方式加大了放大器的噪聲。圖3-1(b)中晶體管采用共柵結(jié)構(gòu)輸入阻抗為，數(shù)值較小。改變偏置電壓即可改變跨導(dǎo)，達(dá)到50Q匹配。圖3-1(c)采用電阻串并聯(lián)反饋控制輸入阻抗，達(dá)到阻抗匹配。這種電路為了實(shí)現(xiàn)較好的噪聲特性，將會消耗很高的功耗，而且，電路中使用了多個電阻，不適合應(yīng)用于集成電路的設(shè)計(jì)。3-1(d)采用了源極電感負(fù)反饋，與晶體管的輸入電容等諧振后實(shí)現(xiàn)匹配，這種電路結(jié)構(gòu)常用于窄帶放大，與其他方式相比，它能獲得較好的噪聲特性。源極去耦與噪聲、輸入同時匹配(SNIM)的設(shè)計(jì)在射頻電路中，應(yīng)用最多的一個電路結(jié)構(gòu)是共源共柵(cascode級

聯(lián)結(jié)構(gòu)［5,6］。如圖3-2所示。在分析圖3-2的噪聲特性時，主要考慮的是第一級的噪聲系數(shù)。圖3-3是圖3-2第一級電路對應(yīng)的小信號噪聲模型。中可以得到圖從第2.2節(jié)“MOSFET兩端口網(wǎng)絡(luò)噪聲參數(shù)的理論分析”中可以得到圖3-3的幾個噪聲參數(shù)。II1匹配網(wǎng)絡(luò)Vns圖3-2經(jīng)典cascode電路結(jié)構(gòu)r匹配網(wǎng)絡(luò)RsVnsZ等效噪聲模型圖3-3i2ingi2indZsgmvr匹配網(wǎng)絡(luò)RsVnsZ等效噪聲模型圖3-3i2ingi2indZsgmvgsggCgs"iout(3.1)(3.2)(3.3)Y°.=G°+?B°.optoptopt=Fs序-1c--Cgs(3.4)0

0

min=1+馬巴"忒1—c2)忑如“應(yīng)該注意到的是，圖3-2中，能量最大傳輸時信號源的匹配阻抗為：，這與式(3.4)不可能同時滿足。當(dāng)滿足了噪聲匹配時，能量傳輸不能得到最佳化；當(dāng)滿足了能量傳輸匹配時，噪聲又達(dá)不到最小化。這兩種設(shè)計(jì)方案是存在矛盾關(guān)系的。在這種矛盾下，一般采用平衡法來實(shí)現(xiàn)要求，即兩個參數(shù)都不達(dá)到最優(yōu)化，取其中的一個點(diǎn)，在一定的范圍內(nèi)實(shí)現(xiàn)設(shè)計(jì)要求。在傳統(tǒng)的設(shè)計(jì)方法中，就形成了兩種設(shè)計(jì)方法：按照增益要求設(shè)計(jì)放大器和按照噪聲系數(shù)設(shè)計(jì)放大器。為了實(shí)現(xiàn)噪聲匹配和能量傳輸同時匹配的設(shè)計(jì)要求，在本文中，使用了一種名為噪聲、輸入同時匹配(SNIM)的設(shè)計(jì)技術(shù)。該技術(shù)所用到的電路結(jié)構(gòu)如圖3-4所示。其第一級電路的等效噪聲模型為圖3-5。圖3-4源級反饋電路圖3-4源級反饋電路圖3-5噪聲模型圖3-5噪聲模型從圖中3-5中可以看到，這里所使用來的技術(shù)與圖3-3所示的電路結(jié)構(gòu)有很大相似。在圖3-5中，加入了一個源極負(fù)反饋電感。這個電感帶來的作用，主要是提供一個50Q輸入匹配電阻。在傳統(tǒng)的輸入匹配中，常常使用電感并聯(lián)來實(shí)現(xiàn)輸入匹配，但是這種技術(shù)會在很大程度上增加電路系統(tǒng)噪聲系數(shù)。本文為了實(shí)現(xiàn)低噪聲的理論研究，提出了一種，不使用電阻元件，使用電感元件利用源極電流實(shí)現(xiàn)50Q匹配。圖3-5的噪聲推導(dǎo)可以參考第2.2節(jié)“MOSFET端口網(wǎng)絡(luò)噪聲參數(shù)的理論分析"。附錄C中列出了詳細(xì)的噪聲推導(dǎo)過程，由于與第2.2節(jié)存在很大的相關(guān)性，在這里就不再重復(fù)了。由附錄C的推導(dǎo)可知圖3-5的噪聲系數(shù)為1

gmRs-SCgs1

gmRs-SCgsRS2gmSCgs2R2-SL2g(3.6)adi——1―5FminFmin=Fmin=1'w二"一(3.9)圖3-3的最佳噪聲匹配輸入阻抗為，圖3-5中，MOS管的源極加入了一個電感。從外部看，此時的噪聲最佳匹配阻抗為式(3.8)。式(3.6)到式(3.9)是共源共柵電路的噪聲參數(shù)，與沒有源極反饋的電路相對比，的虛部得到了改善，可以表示為:z^VYopt(3.10)6z^VYopt(3.10)6CgS§二2二5八1-C2)對圖3-5進(jìn)行輸入阻抗分析，可以知道低噪聲放大器的第一級的輸入阻抗可以為:Zin=SLs—gmL1=SLs—tLs(3.11)SCgsCgsSCgs其中(3.12)從式(3.11)可以看到，圖3-5的輸入阻抗含有一個實(shí)部。通過調(diào)節(jié)MOS晶體管的靜態(tài)工作點(diǎn)，改變源柵電壓，即可以改變特征頻率，從而實(shí)現(xiàn)輸入阻抗的50Q匹配。由此可見，源極電感Ls在電路中提供了一個50Q的匹配電阻。如果式(3.11)中的前兩項(xiàng)處于諧振狀態(tài)，則輸入阻抗就變成了一個只含阻性的輸入阻抗，這樣就能很好的實(shí)現(xiàn)能量的最大化傳輸。從式(2.11)中還可以看到，源極電感Ls縮小了最佳噪聲匹配和最優(yōu)化能量傳輸匹配的距離。而實(shí)際上，通過下面的理論分析，本文所引用的技術(shù)，能夠同時實(shí)現(xiàn)噪聲和輸入同時匹配，也就是SNIM技術(shù)。結(jié)合式（3.8）和式（3.10）,可以把式表示為:ZoptZopt二Re*1—m二-sLsSCgs(3.13)比較式比較式（3.13）和式（3.8）、（3.10）可以知道,(3.14)(3.15)(3.14)(3.15)式（3.13）中含有m參數(shù)，對于長溝道器件來說，m的經(jīng)驗(yàn)參數(shù)約為0.6。而隨著工藝的不斷發(fā)展，工藝參數(shù)6、仙、a、丫和相關(guān)系數(shù)c都會有所變化，在特征尺寸小于0.25um的工藝中，m的值可以很好的接近于1。在本設(shè)計(jì)中，使用的是Csm025rf工藝庫，通過試驗(yàn)仿真，說明了這個理論是正確的。式（3.14）是最優(yōu)化噪聲匹配時，輸入阻抗的實(shí)部。從這個表達(dá)式可以看到，這個阻抗與放大器的工作頻率和輸入級晶體管的大小有關(guān)。對于同一個工藝庫，式（3.14）中的工藝參數(shù)是不會變化的，并且一個系統(tǒng)的工作頻率也是一個不能改變的恒量之一。這樣，就可以確定，最佳的噪聲輸入阻抗大小只與電路使用的晶體管大小有關(guān)，并成反比關(guān)系。為了滿足輸入和噪聲同時匹配的設(shè)計(jì)要求，可以得到一般的數(shù)學(xué)表達(dá)式：結(jié)合式（3.8）到（3.16）,可以得到輸入阻抗的實(shí)部、虛部的匹配方程:（3.17）（3.18）（3.19）（3.20）通過上述的描述，隨著工藝技術(shù)的發(fā)展，式（3.18）和式（3.20）近似度越來越高。電路的輸入阻抗由源極電感Ls確定和靜態(tài)工作點(diǎn)共同決定。,3—nVgs-VthReN"=tLs2Ls（3.21）2L調(diào)節(jié)Ls和Vgs即可實(shí)現(xiàn)輸入匹配。調(diào)節(jié)式（3.14）中的Cgs或者說調(diào)節(jié)MOS管的寬度W即可實(shí)現(xiàn)噪聲匹配。通過調(diào)節(jié)這三個參數(shù)，式（3.17）和式（3.19）都成立時，就可以實(shí)現(xiàn)SNIM技術(shù)。這樣就可以得出一個很重要的結(jié)論：使用圖3-4的電路結(jié)構(gòu)，通過調(diào)節(jié)電路參數(shù)Ls、Vgs和W,一個系統(tǒng)的最佳能量傳輸阻抗匹配和最優(yōu)化的噪聲阻抗匹配可以同時實(shí)現(xiàn)。實(shí)現(xiàn)了SNIM技術(shù)，但是還是存在三個很重要、現(xiàn)實(shí)的問題：第一，電路的最小噪聲問題。電路實(shí)現(xiàn)最優(yōu)化的噪聲匹配，只能說明噪聲系數(shù)NF接近于Fmin,并不代表電路的噪聲最低。第二，電路的功耗問題。通常情況下，為了提高電路的指標(biāo)，都會選擇犧牲電路的功耗。如果電路的功耗太大，這將影響到電路的實(shí)際使用，即使電路的其它指標(biāo)很好，也是失去了應(yīng)用的價值。第三，參數(shù)的設(shè)計(jì)問題。電路得到了理論上的推導(dǎo)，但在實(shí)際的應(yīng)用中，這些參數(shù)該如何設(shè)計(jì)呢。

對于這兩個問題的回答會在下面的推導(dǎo)中，詳細(xì)介紹共源共柵電路結(jié)構(gòu)（cascode）圖3-4是一個得到了廣泛應(yīng)用的電路結(jié)構(gòu)。上一小節(jié)對共源共柵的第一級（共源級）進(jìn)行了噪聲和輸入匹配理論上的推導(dǎo)。在這一小節(jié)中將會對共源共柵電路進(jìn)行結(jié)構(gòu)分析。Cgd1VnCCgd1VnCgslgm1Vgs1C1e4gm2Vgs2-■T-Cgs2p2￡(s)Vout圖3-6共源共柵小信號模型在本文使用來的電路結(jié)構(gòu)中，使用的應(yīng)該是共源共柵源極負(fù)反饋電路結(jié)構(gòu)。電感源極負(fù)反饋結(jié)構(gòu)的設(shè)計(jì)目標(biāo)是實(shí)現(xiàn)輸入匹配和低噪聲系數(shù)，所以一般情況下不能提供LNA所需的足夠的增益。此外，由于MOSFET的柵漏寄生電Cgd的存在，會在MOSFET的輸入與輸出端引起負(fù)反饋，即產(chǎn)生密勒（Miller）效應(yīng)。一方面會惡化LNA的性能；另一方面會使系統(tǒng)不穩(wěn)定。解決方法是采用兩級結(jié)構(gòu)，即在第一級用源極負(fù)反饋的基礎(chǔ)上，必須再加上第二級實(shí)現(xiàn)增益指標(biāo)和抑制第一級的柵漏寄生電容Cgd（共柵結(jié)構(gòu)在提供足夠大增益的同時，可以抑制第一級的柵漏間寄生電容，做到輸入與輸出端的很好隔離。這樣，不僅實(shí)現(xiàn)了增益指標(biāo)，還提高了穩(wěn)定性，而且還增強(qiáng)了噪聲性能。共柵極的良好隔離性，使得在設(shè)計(jì)放大器時，可以認(rèn)為射頻輸入端和射頻輸出端互不影響，從而使得輸入端和輸出端可以分別單獨(dú)進(jìn)行設(shè)計(jì)。這也是本文選擇cascod咨構(gòu)的原因之應(yīng)用在差分結(jié)構(gòu)中的共源共柵電路，可以得到與單端低噪聲放大器電路同樣的性能，但要消耗2倍的功耗和面積。但因其對共模信號和襯底耦合的抑制能力得以補(bǔ)償。另外，在本文所討論的電路結(jié)構(gòu)中，單端低噪聲放大器的性能對源極簡并電感Ls的電感量變化很敏感。在單片集成的電路模塊中，襯底耦合也變得很嚴(yán)重，單端放大器對襯底耦合沒有抑制能力，襯底耦合會極大地影響低噪聲放大器的性能。IoutlIoutlIout2圖3-7cascode差分電路結(jié)構(gòu)為了消除Ls變化對放大器性能的影響。