第10章組合邏輯模塊及其應(yīng)用

第10章組合邏輯模塊及其應(yīng)用

10.2譯碼器

10.3數(shù)據(jù)分配器和數(shù)據(jù)選擇器

10.1編碼器

10.4數(shù)值比較器

10.5加法器

10.6半導(dǎo)體存儲器1.掌握編碼器、譯碼器的邏輯功能及其應(yīng)用；2.掌握數(shù)據(jù)選擇器、數(shù)值比較器的邏輯功能及其應(yīng)用；3.掌握加法器的功能及其應(yīng)用；4.了解多功能集成邏輯器件及ALU的邏輯功能；5.學(xué)會閱讀MSI器件的功能表，并能根據(jù)設(shè)計(jì)要求完成電路的正確連接。本章要求：10.1編碼器

編碼：用二進(jìn)制代碼表示文字、符號或者數(shù)碼等特定對象的過程。10.1.1編碼器（Encoder）的基本概念及工作原理編碼器：實(shí)現(xiàn)編碼的邏輯電路。如：8421BCD碼中用1000表示數(shù)字8

ASCII碼中用1000001表示字母A等編碼器的邏輯功能：能將每一組輸入信息變換為相應(yīng)二進(jìn)制的代碼輸出。

對M個(gè)信號編碼時(shí)，應(yīng)如何確定位數(shù)N？N位二進(jìn)制代碼可以表示多少個(gè)信號？例：對101鍵盤編碼時(shí)，采用幾位二進(jìn)制代碼？

編碼原則：N位二進(jìn)制代碼可以表示2N個(gè)信號，則對M個(gè)信號編碼時(shí)，應(yīng)由2N≥M來確定位數(shù)N。例：對101鍵盤編碼時(shí)，采用了7位二進(jìn)制代碼ASCⅡ碼。27＝128＞101。5

如4線-2線編碼器：將輸入的4個(gè)狀態(tài)分別編成4個(gè)2位二進(jìn)制數(shù)碼輸出；8線-3線編碼器：將輸入的8個(gè)狀態(tài)分別編成8個(gè)3位二進(jìn)制數(shù)碼輸出；BCD編碼器：將10個(gè)輸入分別編成10個(gè)4位8421BCD碼輸出。編碼器的分類：普通編碼器優(yōu)先編碼器普通編碼器：任何時(shí)候只允許一個(gè)編碼輸入信號有效，否則輸出就會發(fā)生混亂。6

優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號。當(dāng)同時(shí)輸入幾個(gè)有效編碼信號時(shí)，優(yōu)先編碼器能按預(yù)先設(shè)定的優(yōu)先級別，只對其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。7

4輸入

二進(jìn)制碼輸出

I0

I1I2I3Y1Y01000010000100001（2）邏輯功能表編碼器的輸入為高電平有效。1.普通4線─2線編碼器（1）邏輯框圖Y1Y0000110118

（3）邏輯圖9

該電路存在的問題：當(dāng)所有的輸入都為0時(shí)，電路的輸出Y1Y0=？Y1Y0=00和真值表中第一行的輸出編碼相同，無法區(qū)分是哪個(gè)輸入信號的編碼。普通編碼器不能同時(shí)輸入兩個(gè)以上的有效編碼信號(1)分析要求：

輸入有8個(gè)信號，即N=8，根據(jù)2n

N的關(guān)系，即n=3，即輸出為三位二進(jìn)制代碼。例：設(shè)計(jì)一個(gè)編碼器，滿足以下要求：(1)將I0、I1、…I78個(gè)信號編成二進(jìn)制代碼。(2)編碼器每次只能對一個(gè)信號進(jìn)行編碼，不允許兩個(gè)或兩個(gè)以上的信號同時(shí)有效。(3)

設(shè)輸入信號高電平有效。001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表：輸入輸出Y2

Y1

Y0(3)寫出邏輯式并轉(zhuǎn)換成“與非”式Y(jié)2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3+I5+I7=I1I3I5I7...=I1+I3+I5+I7(4)畫出邏輯圖10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y0將十進(jìn)制數(shù)0~9編成二進(jìn)制代碼的電路2.二–十進(jìn)制編碼器表示十進(jìn)制數(shù)4位10個(gè)編碼器高低電平信號二進(jìn)制代碼

列編碼表：四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個(gè)數(shù)碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表寫出邏輯式并化成“或非”門和“與非”門Y3=I8+I9.

=I4+

I6I5+I7Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9.=I1+I9I3+I7

I5+I7..

=I2+

I6I3+I7Y1=I2+I3+I6+I7畫出邏輯圖10000000011101101001&&&>1>1>1>1>1>1I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0法二：十鍵8421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K×10S001S12S23S34S45S56S67S78S89S9

當(dāng)有兩個(gè)或兩個(gè)以上的信號同時(shí)輸入編碼電路，電路只能對其中一個(gè)優(yōu)先級別高的信號進(jìn)行編碼。

即允許幾個(gè)信號同時(shí)有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。10.1.2優(yōu)先編碼器21

1.優(yōu)先編碼器74148邏輯圖8個(gè)信號輸入端0～71個(gè)使能輸入端EI3個(gè)編碼輸出端A2～A01個(gè)編碼器工作狀態(tài)標(biāo)志1個(gè)輸出使能標(biāo)志22

引腳圖示意框圖2.優(yōu)先編碼器74148的示意框圖、引腳圖3.優(yōu)先編碼器74148的邏輯功能表

輸入

輸出

EI

0

1

2

3

4

5

6

7

A2

A1

A0

GS

EO

1

×

×

×

×

×

×

×

×

1

1

1

1

1

0

1111

1

1

1

1

1

1

1

1

0

0

×

×

×

×

×

×

×

00

0

00

10

×

×

×

×

×

×

0

10

0

1

0

1

0

×

×

×

×

×

0

1

10

1

0

0

1

0

×

×

×

×

0

1

1

1

0

1

10

1

0

×

×

×

0

1

1

1

1

1

0

0

0

1

0

×

×

0

1

1

1

1

1

1

0

1

0

1

0

×

01

1

1111

1

1

0

0

1

0

0

1

1

1

1

1

11

1

1

1

0

1

EI=1，電路不工作，GS=EO=1，A2A1A0=111EI=0，電路工作，無有效低電平輸入，A2A1A0=111，GS=1，EO=0；EI=0，電路工作，輸入0_7分別有低電平輸入時(shí)，A2A1A0為0_7的編碼輸出，GS=0，EO=1。CT740S4147編碼器功能表I9Y0I8I7I6I5I4I3I2I1Y1Y2Y31111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

11011111111101110例:CT740S147集成優(yōu)先編碼器(10線-4線)T4147引腳圖低電平有效16151413121110912345678CT740S414710.1.3集成電路編碼器74148的應(yīng)用

例4.1.1用二片74148構(gòu)成16位輸入、4位二進(jìn)制碼輸出的優(yōu)先編碼器如圖所示，試分析其工作原理。

I

0

I

1

I

2

I

3

I

4

I

5

I

6

I

7

I

8

I

9

I

10

I

11

I

12

I

13

I

14

I

15

EO

E

I

74148

(

Ⅰ

)

74148

(

Ⅱ

)

A

0

A

1

A

2

A

0

A

1

A

2

GS

GS

2

G

S

1

GS

&

A

&

B

&

C

&

GS

D

E

I

2

E

O

2

E

O

1

E

I

1

111

I

0

I

1

I

2

I

3

I

4

I

5

I

6

I

7

I

8

I

9

I

10

I

11

I

12

I

13

I

14

I

15

EO

E

I

74148

(

Ⅰ

)

74148

(

Ⅱ

)

A

0

A

1

A

2

A

0

A

1

A

2

GS

GS

2

G

S

1

GS

&

A

&

B

&

C

&

GS

D

E

I

2

E

O

2

E

O

1

E

I

1

10有編碼請求1I8~I15

I

0

I

1

I

2

I

3

I

4

I

5

I

6

I

7

I

8

I

9

I

10

I

11

I

12

I

13

I

14

I

15

EO

E

I

74148

(

Ⅰ

)

74148

(

Ⅱ

)

A

0

A

1

A

2

A

0

A

1

A

2

GS

GS

2

G

S

1

GS

&

A

&

B

&

C

&

GS

D

E

I

2

E

O

2

E

O

1

E

I

1

0無編碼請求00I0~I7

解：根據(jù)功能表對邏輯圖進(jìn)行分析（1）當(dāng)時(shí)，,從而使，這時(shí)74148（Ⅰ)(Ⅱ)均禁止編碼，它們的輸出A2A1A0都是111.由電路圖可知，,表示此時(shí)整個(gè)電路的代碼輸出端DCBA=1111是非編碼輸出。（2）當(dāng)時(shí)，高位片（Ⅱ）允許編碼，但若I15~I8都是高電平，即均無編碼請求，則，從而,允許低位片（Ⅰ）編碼。這時(shí)高位片的A2A1A0=111，使門C、B、A都打開，C、B、A取決于低位片的A2A1A0，而,總是等于1，所以輸出代碼在1111~1000之間變化。如果I0單獨(dú)有效，輸出為1111；（3）當(dāng)且I15~I8中有編碼請求（至少一個(gè)為低電平）時(shí)，，從而，高位片編碼，低位片禁止編碼。顯然。高位片的編碼級別優(yōu)先于低位片。此時(shí)，C、B、A取決于高位片的A2A1A0，輸出代碼在0111~0000之間變化。同理可知，高位片中I15優(yōu)先級別最高。如果I7及任意其他輸入同時(shí)有效，則輸出為1000，低位片以I7的優(yōu)先級別最高。整個(gè)電路實(shí)現(xiàn)了16位輸入的優(yōu)先編碼，優(yōu)先級別從I15至I0依次遞減。740S148電路的功能表例：八線—三線優(yōu)先編碼器740S148

740S148的邏輯功能描述：(1)編碼輸入端：邏輯符號輸入端上面均有“—”號，這表示編碼輸入低電平有效。

I0~I7低電平有效允許編碼，但無有效編碼請求優(yōu)先權(quán)最高

(2)編碼輸出端：從功能表可以看出，740S148編碼器的編碼輸出是反碼。Y2、Y1、Y01

（3）選通輸入端：只有在=0時(shí)，編碼器才處于工作狀態(tài)；而在=1時(shí)，編碼器處于禁止?fàn)顟B(tài)，所有輸出端均被封鎖為高電平。SS禁止?fàn)顟B(tài)工作狀態(tài)允許編碼，但無有效編碼請求正在優(yōu)先編碼（4）選通輸出端YS和擴(kuò)展輸出端YEX：為擴(kuò)展編碼器功能而設(shè)置。740S148的邏輯符號

以上通過對740S148編碼器邏輯功能的分析，介紹了通過MSI器件邏輯功能表了解集成器件功能的方法。

要求初步具備查閱器件手冊的能力。不要求背740S148的功能表。用740S148接成的16線—4線優(yōu)先編碼器優(yōu)先權(quán)最高(2)片無有效編碼請求時(shí)才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼譯碼：譯碼器的分類：

唯一地址譯碼器代碼變換器將一系列代碼轉(zhuǎn)換成與之對應(yīng)的有效信號。將一種代碼轉(zhuǎn)換成另一種代碼。

二進(jìn)制譯碼器二—十進(jìn)制譯碼器顯示譯碼器常見的唯一地址譯碼器：

譯碼是編碼的逆過程，即將某個(gè)二進(jìn)制碼翻譯成特定的信號，即電路的某種狀態(tài)。10.2.1譯碼器的基本概念及工作原理譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。10.2譯碼器和數(shù)字顯示37

1.二進(jìn)制譯碼器

當(dāng)使能輸入端EI為有效電平時(shí)，對應(yīng)每一組輸入代碼，只有其中一個(gè)輸出端為有效電平，其余輸出端則為相反電平。n個(gè)輸入端1個(gè)使能輸入端EI2n個(gè)輸出端輸入

輸出

EI

A

B

Y0

Y1

Y2

Y3

1

×

×

11

1

1

0

0

0

0

111

0

0

1

1

0

1

1

0

10

11

0

1

0

1

1

1

1

1

0

2.2線-4線譯碼器的邏輯電路功能表39

10.2.2集成電路譯碼器1.74138集成譯碼器

3個(gè)輸入端3個(gè)控制端8個(gè)輸出端74138集成譯碼器功表能

輸

入輸

出G1

G2A

G2B

CBAY0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

×1××××11111111×X1×××111111110×××××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110一個(gè)3線–8線譯碼器能產(chǎn)生三變量函數(shù)的全部最小項(xiàng)?；谶@一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。74138的應(yīng)用舉例例1用74138組成脈沖信號變換電路2.集成二–十進(jìn)制譯碼器——7442

功能：將8421BCD碼譯成為10個(gè)狀態(tài)輸出。4個(gè)輸入端10個(gè)輸出端功

能

表十進(jìn)制數(shù)

BCD輸入

輸出

A3

A2

A1

A0

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Y8

Y9

0

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

0

0

0

1

1

0

1

1

1

1

1

1

1

1

2

0

0

1

0

1

1

0

1

1

1

1

1

1

1

3

0

0

1

1

1

1

1

0

1

1

1

1

1

1

4

0

1

0

0

1

1

1

1

0

1

1

1

1

1

5

0

1

0

1

1

1

1

1

1

0

1

1

1

1

6

0

1

1

0

1

1

1

1

1

1

0

1

1

1

7

0

1

1

1

1

1

1

1

1

1

1

0

1

1

8

1

0

0

0

1

1

1

1

1

1

1

1

0

1

9

1

0

0

1

1

1

1

1

1

1

1

1

1

0

對于BCD代碼以外的偽碼（1010～1111這6個(gè)代碼）Y0～Y9均無低電平信號產(chǎn)生。1.740S138的邏輯功能內(nèi)部電路圖負(fù)邏輯與非門譯碼輸入端

S為控制端（又稱使能端）

S=1譯碼工作

S=0禁止譯碼，輸出全1輸出端為便于理解功能而分析內(nèi)部電路740S138的功能表譯中為0高電平有效低電平有效禁止譯碼譯碼工作740S138的邏輯符號低電平有效輸出三位二進(jìn)制代碼使能端740S138的邏輯功能三個(gè)譯碼輸入端（又稱地址輸入端）A2、A1、A0，八個(gè)譯碼輸出端，以及三個(gè)控制端（又稱使能端）、、。、，是譯碼器的控制輸入端，當(dāng)=1、+=0(即=1,和均為0)時(shí)，GS輸出為高電平，譯碼器處于工作狀態(tài)。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平。S1S2S1S2S3S1S2S3S1S3S2Y0~Y7S3

當(dāng)譯碼器處于工作狀態(tài)時(shí)，每輸入一個(gè)二進(jìn)制代碼將使對應(yīng)的一個(gè)輸出端為低電平，而其它輸出端均為高電平。也可以說對應(yīng)的輸出端被“譯中”。740S138輸出端被“譯中”時(shí)為低電平，所以其邏輯符號中每個(gè)輸出端上方均有“—”符號。

Y0~Y72.二-十進(jìn)制譯碼器

二—十進(jìn)制譯碼器的邏輯功能是將輸入的BCD碼譯成十個(gè)輸出信號。二—十進(jìn)制譯碼器740S42的邏輯符號二-十進(jìn)制譯碼器740S42的功能表譯中為0拒絕偽碼74138工作條件

：G1=1，G2A=G2B=0例:用一個(gè)3線–8線譯碼器實(shí)現(xiàn)函數(shù)10.2.3集成譯碼器74138的應(yīng)用

(1)功能擴(kuò)展(利用使能端實(shí)現(xiàn))用兩片740S138譯碼器構(gòu)成4線—16線譯碼器A3=0時(shí)，片Ⅰ工作，片Ⅱ禁止A3=1時(shí)，片Ⅰ禁止，片Ⅱ工作擴(kuò)展位控制使能端(2)實(shí)現(xiàn)組合邏輯函數(shù)F（A，B，C）

比較以上兩式可知，把3線—8線譯碼器740S138地址輸入端（A2A1A0）作為邏輯函數(shù)的輸入變量（ABC），譯碼器的每個(gè)輸出端Yi都與某一個(gè)最小項(xiàng)mi相對應(yīng)，加上適當(dāng)?shù)拈T電路，就可以利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。例:試用740S138譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：因?yàn)閯t

因此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將、、、、經(jīng)一個(gè)與非門輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實(shí)現(xiàn)組合邏輯函數(shù)。Y1Y３Y６Y５Y７

在數(shù)字測量儀表和各種數(shù)字系統(tǒng)中，都需要將數(shù)字量直觀地顯示出來，一方面供人們直接讀取測量和運(yùn)算的結(jié)果，另一方面用于監(jiān)視數(shù)字系統(tǒng)的工作情況。10.2.4七段顯示譯碼器

在數(shù)字電路中，常常需要把運(yùn)算結(jié)果用十進(jìn)制數(shù)顯示出來，這就要用顯示譯碼器。數(shù)字顯示電路是數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由顯示譯碼器、驅(qū)動器和顯示器等部分組成，數(shù)字顯示器件是用來顯示數(shù)字、文字或者符號的器件，常見的有輝光數(shù)碼管、熒光數(shù)碼管、液晶顯示器、發(fā)光二極管數(shù)碼管、場致發(fā)光數(shù)字板、等離子體顯示板等等。二十進(jìn)制代碼譯碼器驅(qū)動器顯示器gfedcba

1.半導(dǎo)體數(shù)碼管

由七段發(fā)光二極管構(gòu)成例：共陰極接法a

b

c

d

e

f

g

01100001101101低電平時(shí)發(fā)光高電平時(shí)發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefgabcdefg111111001100001101101

abcdfge共陰極顯示器1.發(fā)光二極管（LED）及其驅(qū)動方式

LED具有許多優(yōu)點(diǎn)，它不僅有工作電壓低(1.5～3V)、體積小、壽命長、可靠性高等優(yōu)點(diǎn)，而且響應(yīng)速度快(≤100ns)、亮度比較高。一般LED的工作電流選在5~10mA，但不允許超過最大值（通常為50mA）。LED可以直接由門電路驅(qū)動。

圖（a）是輸出為低電平時(shí)，LED發(fā)光，稱為低電平驅(qū)動；圖（b）是輸出為高電平時(shí)，LED發(fā)光，稱為高電平驅(qū)動；采用高電平驅(qū)動方式的TTL門最好選用OC門。

門電路驅(qū)動LED(a)低電平驅(qū)動(b)高電平驅(qū)動R為限流電阻七段顯示LED數(shù)碼管(a)外形圖(b)共陰型(c)共陽型2.LED數(shù)碼管

LED數(shù)碼管又稱為半導(dǎo)體數(shù)碼管，它是由多個(gè)LED按分段式封裝制成的。LED數(shù)碼管有兩種形式：共陰型和共陽型。公共陰極公共陽極高電平驅(qū)動低電平驅(qū)動七段數(shù)碼管字形顯示方式

（1）七段字形顯示方式LED數(shù)碼管通常采用圖3-15所示的七段字形顯示方式來表示0-9十個(gè)數(shù)字。740S49的邏輯符號（2）七段顯示譯碼器

滅燈控制端8421BCD碼七段代碼

七段顯示器譯碼器把輸入的BCD碼，翻譯成驅(qū)動七段LED數(shù)碼管各對應(yīng)段所需的電平。740S49是一種七段顯示譯碼器。740S49的功能表8421BCD碼禁止碼滅燈狀態(tài)

譯碼輸入端：D、C、B、A，為8421BCD碼；

七段代碼輸出端：abcdefg，某段輸出為高電平時(shí)該段點(diǎn)亮，用以驅(qū)動高電平有效的七段顯示0ED數(shù)碼管；滅燈控制端：IB，當(dāng)IB=1時(shí)，譯碼器處于正常譯碼工作狀態(tài)；若IB=0，不管D、C、B、A輸入什么信號，譯碼器各輸出端均為低電平，處于滅燈狀態(tài)。利用IB信號，可以控制數(shù)碼管按照要求處于顯示或者滅燈狀態(tài)，如閃爍、熄滅首尾部多余的0等。740S49驅(qū)動LED數(shù)碼管電路

圖是一個(gè)用七段顯示譯碼器740S49驅(qū)動共陰型LED數(shù)碼管的實(shí)用電路。七段顯示譯碼器狀態(tài)表gfedcbaQ3Q2Q1Q0a

b

c

d

efg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119輸入輸出顯示數(shù)碼BS204A0A1A2A3CT740S247+5V來自計(jì)數(shù)器七段譯碼器和數(shù)碼管的連接圖510Ω×7abcdefgRBIBI0TA11A220T3BI4RBI5A36A07GND8911101213141516+UCCCT740S247CT740S247型譯碼器的外引線排列圖abcdefg2.集成電路顯示譯碼器7448邏輯圖4個(gè)輸入端3個(gè)控制端7個(gè)輸出端7448功能框圖ABCagb...0TRBIBI/RBO744872

十進(jìn)制或功能

輸入

BI/RBO

輸出

字形

0T

RBI

D

C

B

A

a

b

c

d

e

f

g

0

1

1

0

0

0

0

1

1

1

1

1

1

1

0

1

1

×

0

0

0

1

1

0

1

1

0

0

0

0

2

1

×

0

0

1

0

1

1

1

0

1

1

0

1

3

1

×

0

0

1

1

1

1

1

1

1

0

0

1

14

1

×

1

1

1

0

1

0

0

0

1

1

1

1

消隱脈沖消隱燈測試

×

×

×

×

×

×

0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

×

×

×

×

×

1

1

1

1

1

1

1

1

邏輯功能

（2）集成電路顯示譯碼器7448功能輸入BI/RBO

輸出字形0T

RBI

D

C

B

A

a

b

c

d

e

f

g

消隱脈沖消隱燈測試××××××0

0

0

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

×××××1

1

1

1

1

1

1

1

邏輯功能

滅燈輸入BI/RBO：該控制端有時(shí)作為輸入，有時(shí)作為輸出。當(dāng)BI/RBO用作輸入且BI=0時(shí)，無論其他輸入端是什么電平，所有各段輸出a～g為0，所以字形熄滅，故稱“消隱”。

動態(tài)滅零輸入RBI：當(dāng)0T=1，RBI=0且輸入代碼DCBA=0000時(shí)，各段輸出a～g均為低電平，與BCD碼相應(yīng)的字形熄滅，故稱“滅零”

動態(tài)滅零輸出RBO：BI/RBO作為輸出使用時(shí)，受控于0T和RBI。當(dāng)0T=1且RBI=0，輸入代碼DCBA=0000時(shí)，RBO=0；若0T=0或者0T=1且RBI=1，則RBO=1。試燈輸入0T：當(dāng)0T=0時(shí)，BI/RBO是輸出端，且RBO=1，此時(shí)無論其他輸入端是什么狀態(tài)，所有各段輸出a～g均為1，顯示字形8。狀態(tài)表

例：三位二進(jìn)制譯碼器（輸出高電平有效）輸入ABCY0Y1Y2Y3Y4Y5Y6Y70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001輸出寫出邏輯表達(dá)式Y(jié)0=ABCY1=ABCY2=ABCY3=ABCY7=ABCY4=ABCY6=ABCY5=ABC邏輯圖CBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701110010000000AABBCC例：利用譯碼器分時(shí)將采樣數(shù)據(jù)送入計(jì)算機(jī)總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作總線譯碼器工作工作原理：(以A0A1=00為例)000總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門脫離總線數(shù)據(jù)全為“1”總線2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門譯碼器工作工作原理：(以A0A1=00為例)000脫離總線數(shù)據(jù)全為“1”CT740S139型譯碼器(a)外引線排列圖；(b)邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT740S139(b)11111&Y0&Y1&Y2&Y3SA0A1雙2/4線譯碼器A0、A1是輸入端Y0~Y3是輸出端

S是使能端

輸入輸出SA0A1Y0110000011001101110139功能表Y1Y2Y3111011101110111CT740S139型譯碼器雙2/4線譯碼器A0、A1是輸入端Y0~Y3是輸出端

S是使能端S=0時(shí)譯碼器工作輸出低電平有效10.3數(shù)據(jù)選擇器和數(shù)據(jù)分配器

在數(shù)字電路中，當(dāng)需要進(jìn)行遠(yuǎn)距離多路數(shù)字傳輸時(shí)，為了減少傳輸線的數(shù)目，發(fā)送端常通過一條公共傳輸線，用多路選擇器分時(shí)發(fā)送數(shù)據(jù)到接收端，接收端利用多路分配器分時(shí)將數(shù)據(jù)分配給各路接收端，其原理如圖所示。使能端多路選擇器多路分配器發(fā)送端接收端IYD0D1D2D3SA1A0傳輸線A0A1D0D1D2D3S數(shù)據(jù)選擇控制數(shù)據(jù)分配控制10.3.1數(shù)據(jù)分配器數(shù)據(jù)輸入控制信號使能端DY0Y1Y2Y3SA1A0數(shù)據(jù)輸出端確定芯片是否工作確定將信號送到哪個(gè)輸出端數(shù)據(jù)分配器：相當(dāng)于有多個(gè)輸出的單刀多擲開關(guān)，將從一個(gè)數(shù)據(jù)源來的數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。數(shù)據(jù)分配器的功能表Y3Y2Y1Y0使能控制輸出SA0A110000001100110D00000D00000D00000D例：用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器0１0１輸入輸出G1

G2B

G2A

CBAY0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

00XXXX1111111110D000D111111110D0011D11111110D01011D1111110D011111D111110D1001111D11110D10111111D1110D110111111D110D1111111111D74138譯碼器作為數(shù)據(jù)分配器時(shí)的功能表10.3.2數(shù)據(jù)選擇器從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出。例：四選一數(shù)據(jù)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)使能端D0D1D2D3WSA1A0控制信號1.數(shù)據(jù)選擇器的概念

在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器,其作用相當(dāng)于多路開關(guān)。常見的數(shù)據(jù)選擇器有四選一、八選一、十六選一電路。以四選一數(shù)據(jù)選擇器為例。

(1)四選一數(shù)據(jù)選擇器的邏輯電路圖四選一數(shù)據(jù)選擇器電路2.數(shù)據(jù)選擇器的工作原理地址輸入端控制輸入端數(shù)據(jù)輸入端輸出端(2)四選一數(shù)據(jù)選擇器的功能表四選一數(shù)據(jù)選擇器的功能表輸入輸出S

A1

A0Y0××0100D0101D1110D2111D33.集成數(shù)據(jù)選擇器740S151三個(gè)地址輸入端A2、A1、A0，八個(gè)數(shù)據(jù)輸入端D0~D7，兩個(gè)互補(bǔ)輸出的數(shù)據(jù)輸出端Y和Y，一個(gè)控制輸入端S。740S151的邏輯符號

8路數(shù)據(jù)輸入端3

個(gè)地址輸入端

1個(gè)使能輸入端2個(gè)互補(bǔ)輸出端740S151的邏輯圖(1)集成電路數(shù)據(jù)選擇器740S151的邏輯圖93

D7WYEN740S151D6D5D4D3D2D1D0CBA740S151功能框圖740S151引腳圖(2)740S151示意框圖和引腳圖(3)740S151的功能表輸入

輸出

使能

選擇

Y

W

EN

C

B

A

1

X

X

X

0

1

0

0

0

0

D0

0

0

0

1

D1

0

0

1

0

D2

0

0

1

1

D3

0

1

0

0

D4

0

1

0

1

D5

0

1

1

0

D6

0

1

1

1

D7

當(dāng)EN=0時(shí)，Y的表達(dá)式為:

當(dāng)EN=1時(shí)，Y=1。無效輸出。4.數(shù)據(jù)選擇器的應(yīng)用（1）位的擴(kuò)展:二位八選一的連接方法（2）字的擴(kuò)展:

16選1數(shù)據(jù)選擇器：數(shù)據(jù)輸入端：16路通道地址碼：4位。16選1數(shù)據(jù)選擇器16選1數(shù)據(jù)選擇器的連接

（3）數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器當(dāng)EN=0時(shí)：輸出Y的表達(dá)式為:

控制Di，就可得到不同的邏輯函數(shù)。D7WYEN740S151D6D5D4D3D2D1D0CBA0a、將函數(shù)變換成最小項(xiàng)表達(dá)式b、將使能端EN接低電平c、地址信號C、B、A作為函數(shù)的輸入變量d、數(shù)據(jù)輸入D0~D7作為控制信號

組成函數(shù)產(chǎn)生器的一般步驟例：試用8選1數(shù)據(jù)選擇器740S151產(chǎn)生邏輯函數(shù)0=m3D3+m5D5+m6D6+m7D7D3=D5=D6=D7=1，D0=D1=D2=D4=0，解：將邏輯函數(shù)化為最小項(xiàng)表達(dá)式：74151的輸出即為邏輯函數(shù)0。當(dāng)，001010011100101110111=D1=1=D2=0=D3=0=D4=1=D5=1=D6=0=D7=1用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換并

入串

出八選一數(shù)據(jù)選擇器三位二進(jìn)制計(jì)數(shù)器

740S151的功能表

禁止?fàn)顟B(tài)工作狀態(tài)1.功能擴(kuò)展

用兩片八選一數(shù)據(jù)選擇器740S151，可以構(gòu)成十六選一數(shù)據(jù)選擇器。

利用使能端（控制端）。用740S151構(gòu)成十六選一數(shù)據(jù)選擇器

擴(kuò)展位接控制端A3=1時(shí)，片Ⅰ禁止，片Ⅱ工作A3=0時(shí)，片Ⅰ工作，片Ⅱ禁止輸出需適當(dāng)處理（該例接或門）2．實(shí)現(xiàn)組合邏輯函數(shù)

比較可知，表達(dá)式中都有最小項(xiàng)mi，利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯函數(shù)。組合邏輯函數(shù)8選14選1

例:試用八選一電路實(shí)現(xiàn)

解：將A、B、C分別從A2、A1、A0輸入，作為輸入變量，把Y端作為輸出F。因?yàn)檫壿嫳磉_(dá)式中的各乘積項(xiàng)均為最小項(xiàng)，所以可以改寫為根據(jù)八選一數(shù)據(jù)選擇器的功能，令具體電路見圖D0=D3=D5=D7=1D1=D2=D4=D6=0S＝0ABCF00010010010001111000101111001111真值表對照法注意變量高低位順序！

例:試用八選一電路實(shí)現(xiàn)三變量多數(shù)表決電路。ABCF00000010010001111000101111011111解：假設(shè)三變量為A、B、C，表決結(jié)果為F，則真值表如表所示。

在八選一電路中，將A、B、C從A2、A1、A0輸入，令D3=D5=D6=D7=1D0=D1=D2=D4=0S＝0F＝Y(jié)則可實(shí)現(xiàn)三變量多數(shù)表決電路，具體電路圖請讀者自行畫出。則方法1用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量多數(shù)表決器真值表及八選一數(shù)據(jù)選擇器功能如表所示。A2A1A0FDi00000101001110010111011100010111D0D1D2D3D4D5D6D7

方法2：用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)

公式確定Di如下：與四選一方程對比

為使Y=F則令邏輯電路如圖用8選1實(shí)現(xiàn)用4選1實(shí)現(xiàn)例3:試用8選1MUX實(shí)現(xiàn)邏輯函數(shù)：

解：首先求出F的最小項(xiàng)表達(dá)式。將F填入K圖，根據(jù)K圖可得當(dāng)采用8選1MUX時(shí)，有令A(yù)2=A,A1=B，A0=C，且令D1=D2=D3=D4=D5=D7=1，D0=D6=0故F=Y。用8選1MUX實(shí)現(xiàn)函數(shù)F的邏輯圖如圖所示。

需要注意的是，因?yàn)楹瘮?shù)F中各最小項(xiàng)的標(biāo)號是按A、B、C的權(quán)為4、2、1寫出的，因此A、B、C必須依次加到A2、A1、A0端。

若用8選1實(shí)現(xiàn)4變量的函數(shù)，或者用4選1實(shí)現(xiàn)3變量的函數(shù)，即地址輸入端的個(gè)數(shù)比變量個(gè)數(shù)小1，如何實(shí)現(xiàn)？如：ABCF00010010010001111000101111001111輸入輸出S

A1

A0Y0××0100D0101D1110D2111D311&111&&&>1YD0D1D2D3A0A1S1000000“與”門被封鎖，選擇器不工作。CT740S153型4選1數(shù)據(jù)選擇器11&111&&&>1YD0D1D2D3A0A1S01D0000“與”門打開，選擇器工作。由控制端決定選擇哪一路數(shù)據(jù)輸出。選中D0001100CT740S153型4選1數(shù)據(jù)選擇器由邏輯圖寫出邏輯表達(dá)式CT740S153功能表使能選通輸出SA0A1Y10000001100110D3D2D1D01SA11D31D21D11D01W地CT740S153(雙4選1)2D32D22D12D02WA02SUCC15141312111091613245678多路選擇器廣泛應(yīng)用于多路模擬量的采集及A/D轉(zhuǎn)換器中。用2片CT740S153多路選擇器選擇8路信號若A2A1A0=010,輸出選中1D2路的數(shù)據(jù)信號。CT740S153(雙4選1)2D32D22D12D02WA02SUCC1514131211109161SA11D31D21D11D01W地13245678A0A1A2116選1數(shù)據(jù)選擇器(1)1A2A1A0A0A1A2(2)≥1YD7D6D1D0D15D14D9D8...D15D14...D9D8...D0D1...D6D7SSABCSY1Y3用2片CT740S151型8選1數(shù)據(jù)選擇器構(gòu)成具有16選1功能的數(shù)據(jù)選擇器CT740S151功能表選通選擇輸出SA0A2Y100000D3D2D1D0A20D40D50D60D7000101000011100110101111例:用CT740S151型8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)式

Y=AB+BC+CA解：將邏輯函數(shù)式用最小項(xiàng)表示

將輸入變量A、B、C分別對應(yīng)地接到數(shù)據(jù)選擇器的選擇端A2、A1、

A0。由狀態(tài)表可知,將數(shù)據(jù)輸入端D3、D5、

D6、

D7

接“1”，其余輸入端接“0”，即可實(shí)現(xiàn)輸出Y，如圖所示。

將輸入變量A、B、C分別對應(yīng)地接到數(shù)據(jù)選擇器的選擇端A2、A1、

A0。由狀態(tài)表可知,將數(shù)據(jù)輸入端D3、D5、

D6、

D7接“1”,其余輸入端接“0”,即可實(shí)現(xiàn)輸出Y,如圖所示。。CT740S151功能表選通選擇輸出SA0A2Y100000D3D2D1D0A20D40D50D60D7000101000011100110101111CT740S151ABCYSD7D6D5D4D3D2D1D0“1”10.4數(shù)值比較器

10.4.1數(shù)值比較器的定義及功能

數(shù)值比較器就是對兩數(shù)A、B進(jìn)行比較，以判斷其大小的邏輯電路。1.1位數(shù)值比較器

將兩個(gè)1位二進(jìn)制數(shù)A、B進(jìn)行比較123

輸入

輸出

A

B

FA>B

FA<B

FA=B

0

0

0

0

1

0

1

0

1

0

1

0

1

0

0

1

1

0

0

1

1位比較器真值表

邏輯表達(dá)式1位數(shù)值比較器的邏輯圖2.2位數(shù)值比較器將兩個(gè)2位二進(jìn)制數(shù)A1A0、B1B0進(jìn)行比較：當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。

邏輯表達(dá)式2位數(shù)值比較器真值表當(dāng)高位（A1、B1）不相等時(shí)，無需比較低位（A0、B0），兩個(gè)數(shù)的比較結(jié)果由高位比較的結(jié)果決定。FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)0

0

1

0

1

0

1

0

0

A0>B0

A0<B0

A0=B0

A1=B1

A1=B1

A1=B1

0

1

0

×

A1<B1

0

0

1

×

A1>B1

FA=B

FA<B

FA>B

A0

B0

A1

B1

輸出

輸入

邏輯圖兩位數(shù)值比較器邏輯圖3.多位數(shù)值比較器的設(shè)計(jì)原則

先從高位比起,高位不等時(shí)，數(shù)值的大小由高位確定。若高位相等,則再比較低位數(shù),比較結(jié)果由低位的比較結(jié)果決定。1.集成數(shù)值比較器740S85的功能10.4.2集成數(shù)值比較器

740S85是四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。級聯(lián)輸入便于功能擴(kuò)展740S85740S85的引腳圖

740S85比較器不僅能比較兩個(gè)4位二進(jìn)制數(shù)的大小，還能接受其它芯片比較結(jié)果的輸出。740S85的示意框圖740S85的功能表輸入級聯(lián)輸入輸出A3，B3A2，B2A1，B1A0，B0IA＞BIA＜BIA=BFA＞BFA＜BFA=B10××××××10001××××××010A3=B310×××××100A3=B301×××××010A3=B3A2=B210××××100A3=B3A2=B201××××010A3=B3A2=B2A1=B110×××100A3=B3A2=B2A1=B101×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0001001A3=B3A2=B2A1=B1A0=B0××1001130

輸入

輸出

A3B3

A2B2

A1B1

A0B0

IA>B

IA<B

IA=B

FA>B

FA<B

FA=B

A3

>B3

×

×

×

×

×

×

1

0

0

A3

<B3

×

×

×

×

×

×

0

1

0

A3

=B3

A2

>B2

×

×

×

×

×

1

0

0

A3

=B3

A2

<B2

×

×

×

×

×

0

1

0

A3

=B3

A2

=B2

A1

>B1

×

×

×

×

1

0

0

A3

=B3

A2

=B2

A1

<B1

×

×

×

×

0

1

0

A3

=B3

A2

=B2

A1

=B1

A0

>B0

×

×

×

1

0

0

A3

=B3

A2

=B2

A1

=B1

A0

<B0

×

×

×

0

1

0

A3

=B3

A2

=B2

A1

=B1

A0

=B0

1

0

0

1

0

0

A3

=B3

A2

=B2

A1

=B1

A0

=B0

0

1

0

0

1

0

A3

=B3

A2

=B2

A1

=B1

A0

=B0

×

×

1

0

0

1

A3

=B3

A2

=B2

A1

=B1

A0

=B0

1

1

0

0

0

0

A3

=B3

A2

=B2

A1

=B1

A0

=B0

0

0

0

1

1

0

4位數(shù)值比較器740S85功能表用兩片7485組成8位數(shù)值比較器（串聯(lián)擴(kuò)展方式）。低位片高位片低四位高四位輸出

在位數(shù)較多且要滿足一定的速度要求時(shí)采取并聯(lián)方式，它比串聯(lián)擴(kuò)展方式工作速度快。2.集成數(shù)值比較器的位數(shù)擴(kuò)展用7485組成16位數(shù)值比較器的并聯(lián)擴(kuò)展方式。B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12輸出部分常用的MSI組合邏輯電路的型號、名稱和主要功能表型號名稱主要功能740S14710線-4線優(yōu)先編碼器

740S1488線-3線優(yōu)先編碼器

740S1498線-8線優(yōu)先編碼器

740S424線-10線譯碼器BCD輸入740S1544線-16線譯碼器

740S46七段顯示譯碼器BCD輸入、開路輸出740S47七段顯示譯碼器BCD輸入、開路輸出740S48七段顯示譯碼器BCD輸入、帶上拉電阻740S49七段顯示譯碼器BCD輸入、OC輸出740S15016選1數(shù)據(jù)選擇器反碼輸出740S1518選1數(shù)據(jù)選擇器原、反碼輸出740S153雙4選1數(shù)據(jù)選擇器

740S2518選1數(shù)據(jù)選擇器原、反碼輸出，三態(tài)740S854位數(shù)值比較器

740S8668位數(shù)值比較器

型號名稱主要功能CC4014710線-4線優(yōu)先編碼器BCD輸出CC45328線-3線優(yōu)先編碼器

CC4555雙2線-4線譯碼器

CC45144線-16線譯碼器有地址鎖存CC4511七段顯示譯碼器鎖存輸出、BCD輸入CC4055七段顯示譯碼器BCD輸入、驅(qū)動液晶顯示器CC4056七段顯示譯碼器BCD輸入、有選通、鎖存CC4519四2選1數(shù)據(jù)選擇器

CC45128路數(shù)據(jù)選擇器

CC40634位數(shù)值比較器

CC4014710線-4線優(yōu)先編碼器BCD輸出加法器:實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路進(jìn)位如：0

0

0

0

11+10101010不考慮低位來的進(jìn)位半加器實(shí)現(xiàn)要考慮低位來的進(jìn)位全加器實(shí)現(xiàn)

算術(shù)運(yùn)算是數(shù)字系統(tǒng)的基本功能，更是計(jì)算機(jī)中不可缺少的組成單元。10.5加法器10.5.1半加器(HalfAdder)

半加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。AB兩個(gè)輸入表示兩個(gè)同位相加的數(shù)兩個(gè)輸出SC表示半加和表示向高位的進(jìn)位邏輯符號：COABSC半加器邏輯狀態(tài)表A

B

S

C0000011010101101邏輯表達(dá)式邏輯圖&=1..ABSC10.5.2全加器（FullAdder）

輸入Ai表示兩個(gè)同位相加的數(shù)BiCi-1表示低位來的進(jìn)位輸出表示本位和表示向高位的進(jìn)位CiSi

全加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，且考慮來自低位的進(jìn)位。邏輯符號：AiBiCi-1SiCiCOCI1.列真值表2.寫出邏輯式Ai

Bi

Ci-1

Si

Ci

0000000110010100110110010101011100111111邏輯圖&=1>1AiCiSiCi-1Bi&&半加器構(gòu)成的全加器>1BiAiCi-1SiCiCOCO10.5.3多位加法器

740S283電路是一個(gè)四位加法器電路，可實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)的相加，其邏輯符號如圖所示。