《工程學(xué)概論》發(fā)展規(guī)律趨勢(shì)展望08課件

第九章微電子技術(shù)發(fā)展的規(guī)律、趨勢(shì)及展望Moore定律Moore定律1965年4月Intel公司的創(chuàng)始人之一GordonE.Moore預(yù)言集成電路產(chǎn)業(yè)的發(fā)展規(guī)律（ElectronicsMagazine)集成電路的集成度每三年增長(zhǎng)四倍，特征尺寸每三年縮小倍

1.E+91.E+81.E+71.E+61.E+51.E+41.E+3’70’74’78’82’86’90’94’98’2002芯片上的體管數(shù)目微處理器性能

每三年翻兩番Moore定律：i8080:6,000m68000:68,000PowerPC601:2,800,000PentiumPro:5,500,000i4004:2,300M6800:4,000i8086:28,000i80286:134,000m68020:190,000i80386DX:275,000m68030:273,000i80486DX:1,200,000m68040:1,170,000Pentium:3,300,000PowerPC604:3,600,000PowerPC620:6,900,000“Itanium”:15,950,000PentiumII:7,500,000微處理器的性能100G10GGiga100M10MMegaKilo1970 1980 1990 2000 2010PeakAdvertised

Performance(PAP)Moore’s

LawRealApplied

Performance(RAP)

41%Growth80808086802868038680486PentiumPentiumProMoore定律

性能價(jià)格比在過去的20年中，改進(jìn)了1,000,000倍在今后的20年中，還將改進(jìn)1,000,000倍很可能還將持續(xù)40年等比例縮小(Scaling-down)定律等比例縮小(Scaling-down)定律1974年由Dennard提出（IEEEJournalofSolid-stateCircuits,1974,9)基本指導(dǎo)思想是：保持MOS器件內(nèi)部電場(chǎng)不變：恒定電場(chǎng)規(guī)律，簡(jiǎn)稱CE律等比例縮小器件的縱向、橫向尺寸，以增加跨導(dǎo)和減少負(fù)載電容，提高集成電路的性能電源電壓也要縮小相同的倍數(shù)恒定電場(chǎng)定律的問題閾值電壓不可能縮的太?。〞?huì)引起電路抗干擾減弱，漏電流增加，不利于動(dòng)態(tài)結(jié)點(diǎn)電平的保持，而且引起靜態(tài)功耗增加）源漏耗盡區(qū)寬度不可能按比例縮小電源電壓標(biāo)準(zhǔn)的改變會(huì)帶來很大的不便（提出片內(nèi)限壓器）恒定電壓等比例縮小規(guī)律(簡(jiǎn)稱CV律)保持電源電壓Vds和閾值電壓Vth不變，對(duì)其它參數(shù)進(jìn)行等比例縮小按CV律縮小后對(duì)電路性能的提高遠(yuǎn)不如CE律，功耗延遲積只降低k倍，而且采用CV律會(huì)使溝道內(nèi)的電場(chǎng)大大增強(qiáng)，由此帶來一系列問題，對(duì)器件可靠性造成影響（功耗密度增加了k3,引起器件散熱困難、金屬連線的電遷移等）。CV律一般只適用于溝道長(zhǎng)度大于1m的器件，它不適用于溝道長(zhǎng)度較短的器件。準(zhǔn)恒定電場(chǎng)等比例縮小規(guī)則，縮寫為QCE律CE律和CV律的折中，本世紀(jì)采用的最多隨著器件尺寸的進(jìn)一步縮小，強(qiáng)電場(chǎng)、高功耗以及功耗密度等引起的各種問題限制了按CV律進(jìn)一步縮小的規(guī)則，電源電壓必須降低。同時(shí)又為了不使閾值電壓太低而影響電路的性能，實(shí)際上電源電壓降低的比例通常小于器件尺寸的縮小比例器件尺寸將縮小倍，而電源電壓則只變?yōu)樵瓉淼?倍根據(jù)等比例縮小定律,集成電路的速度等參數(shù)飛速提高,但實(shí)際上,由于各種寄生效應(yīng)不能等比例縮小,因此集成電路性能也不能等比例提高,影響集成電路性能提高的主要因素有:(1)互連金屬在整個(gè)集成電路中所占的芯片面積越來越大,有的甚至高達(dá)80%以上,互連線的電阻和寄生電容對(duì)電路性能的影響變得越來越嚴(yán)重,因此需要開發(fā)新型的互連金屬和互連絕緣介質(zhì)材料.(2)由于小尺寸器件內(nèi)部電場(chǎng)的增強(qiáng),載流子速度會(huì)達(dá)到飽和,使電路性能下降.(3)隨著器件尺寸的縮小,漏源寄生串聯(lián)電阻迅速增大,對(duì)電路性能造成嚴(yán)重的負(fù)面影響.(4)電源電壓降低,寄生結(jié)電容增大,影響電路的速度.(5)由于寄生結(jié)電容的分壓,使施加在器件上的電壓進(jìn)一步降低,影響電路的速度.

微電子技術(shù)的

三個(gè)發(fā)展方向21世紀(jì)硅微電子技術(shù)的三個(gè)主要發(fā)展方向特征尺寸繼續(xù)等比例縮小集成電路(IC)將發(fā)展成為系統(tǒng)芯片(SOC)微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新的產(chǎn)業(yè)和新的學(xué)科，例如MEMS、DNA芯片等微電子技術(shù)的三個(gè)發(fā)展方向157nm13nm投影電子束光刻（SCALPEL）工作原理互連技術(shù)與器件特征尺寸的縮?。ㄙY料來源：SolidstateTechnologyOct.,1998）Motorata開發(fā)的六層Cu互連結(jié)構(gòu)（1998）

隨著tgate

的縮小，柵泄漏電流呈指數(shù)性增長(zhǎng)超薄柵氧化層?xùn)叛趸瘜拥膭?shì)壘GSD直接隧穿的泄漏電流柵氧化層厚度小于3nm后tgate大量的晶體管

限制：tgate~3to2nm柵介質(zhì)的限制柵介質(zhì)的限制

等效柵介質(zhì)層的總厚度：

Tox>1nm+t柵介質(zhì)層

Tox

t多晶硅耗盡

t柵介質(zhì)層

t量子效應(yīng)++

由多晶硅耗盡效應(yīng)引起的等效厚度:t多晶硅耗盡

0.5nm

由量子效應(yīng)引起的等效厚度:t量子效應(yīng)0.5nm～～

限制：等效柵介質(zhì)層的總厚度無法小于1nm隨著器件縮小致亞50納米尋求介電常數(shù)大的高K材料來替代SiO2SiO2無法適應(yīng)亞50納米器件的要求柵介質(zhì)的限制SiO2（＝3.9）SiO2/Si界面硅基集成電路發(fā)展的基石得以使微電子產(chǎn)業(yè)高速和持續(xù)發(fā)展SOI(Silicon-On-Insulator:

絕緣襯底上的硅)技術(shù)SOI技術(shù)的優(yōu)點(diǎn)完全實(shí)現(xiàn)了介質(zhì)隔離,徹底消除了體硅CMOS集成電路中的寄生閂鎖效應(yīng)速度高集成密度高工藝簡(jiǎn)單減小了熱載流子效應(yīng)短溝道效應(yīng)小,特別適合于小尺寸器件體效應(yīng)小、寄生電容小，特別適合于低壓器件SOI材料價(jià)格高Smartcutsol材料已經(jīng)有日本、法國(guó)、美國(guó)等幾家公司開始生產(chǎn)襯底浮置表層硅膜質(zhì)量及其界面質(zhì)量SOI技術(shù)的缺點(diǎn)隧穿效應(yīng)SiO2的性質(zhì)柵介質(zhì)層Tox<1納米量子隧穿模型高K介質(zhì)?雜質(zhì)漲落器件溝道區(qū)中的雜質(zhì)數(shù)僅為百的量級(jí)統(tǒng)計(jì)規(guī)律新型柵結(jié)構(gòu)?電子輸運(yùn)的渡越時(shí)間～碰撞時(shí)間介觀物理的輸運(yùn)理論?溝道長(zhǎng)度L<50納米L源漏柵Toxp型硅n+n+多晶硅NMOSFET

柵介質(zhì)層新一代小尺寸器件問題帶間隧穿反型層的量子化效應(yīng)電源電壓1V時(shí)，柵介質(zhì)層中電場(chǎng)約為5MV/cm，硅中電場(chǎng)約1MV/cm考慮量子化效應(yīng)的器件模型?…...可靠性0.1umSub0.1um2030年后，半導(dǎo)體加工技術(shù)走向成熟，類似于現(xiàn)在汽車工業(yè)和航空工業(yè)的情況誕生基于新原理的器件和電路集成電路走向系統(tǒng)芯片SOCSystemOnAChip集成電路走向系統(tǒng)芯片IC的速度很高、功耗很小，但由于PCB板中的連線延時(shí)、噪聲、可靠性以及重量等因素的限制，已無法滿足性能日益提高的整機(jī)系統(tǒng)的要求IC設(shè)計(jì)與制造技術(shù)水平的提高，IC規(guī)模越來越大，已可以在一個(gè)芯片上集成108~109個(gè)晶體管分立元件集成電路IC

系統(tǒng)芯片SystemOnAChip(簡(jiǎn)稱SOC)將整個(gè)系統(tǒng)集成在一個(gè)微電子芯片上在需求牽引和技術(shù)推動(dòng)的雙重作用下系統(tǒng)芯片(SOC)與集成電路(IC)的設(shè)計(jì)思想是不同的，它是微電子技術(shù)領(lǐng)域的一場(chǎng)革命。集成電路走向系統(tǒng)芯片六十年代的集成電路設(shè)計(jì)微米級(jí)工藝基于晶體管級(jí)互連主流CAD：圖形編輯VddABOut八十年代的電子系統(tǒng)設(shè)計(jì)PEL2MEMMathBusControllerIOGraphics

PCB集成工藝無關(guān)系統(tǒng)亞微米級(jí)工藝依賴工藝基于標(biāo)準(zhǔn)單元互連主流CAD:門陣列標(biāo)準(zhǔn)單元集成電路芯片世紀(jì)之交的系統(tǒng)設(shè)計(jì)SYSTEM-ON-A-CHIP深亞微米、超深亞微米級(jí)工藝基于IP復(fù)用主流CAD：軟硬件協(xié) 同設(shè)計(jì)MEMORYCache/SRAMorevenDRAMProcessor

CoreDSP

ProcessorCoreGraphicsMPEGVRAMMotionEncryption/DecryptionSCSIEISAInterfaceGlueGluePCIInterfaceI/OInterfaceLANInterfaceSOC是從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來，在單個(gè)芯片上完成整個(gè)系統(tǒng)的功能SOC必須采用從系統(tǒng)行為級(jí)開始自頂向下(Top-Down)地設(shè)計(jì)SOC的優(yōu)勢(shì)嵌入式模擬電路的Core可以抑制噪聲問題嵌入式CPUCore可以使設(shè)計(jì)者有更大的自由度降低功耗，不需要大量的輸出緩沖器使DRAM和CPU之間的速度接近集成電路走向系統(tǒng)芯片SOC與IC組成的系統(tǒng)相比，由于SOC能夠綜合并全盤考慮整個(gè)系統(tǒng)的各種情況，可以在同樣的工藝技術(shù)條件下實(shí)現(xiàn)更高性能的系統(tǒng)指標(biāo)若采用IS方法和0.35m工藝設(shè)計(jì)系統(tǒng)芯片，在相同的系統(tǒng)復(fù)雜度和處理速率下，能夠相當(dāng)于采用0.25~0.18m工藝制作的IC所實(shí)現(xiàn)的同樣系統(tǒng)的性能與采用常規(guī)IC方法設(shè)計(jì)的芯片相比，采用SOC完成同樣功能所需要的晶體管數(shù)目可以有數(shù)量級(jí)的降低集成電路走向系統(tǒng)芯片21世紀(jì)的微電子將是SOC的時(shí)代SOC的三大支持技術(shù)軟硬件協(xié)同設(shè)計(jì)：Co-DesignIP技術(shù)界面綜合(InterfaceSynthesis)技術(shù)集成電路走向系統(tǒng)芯片軟硬件Co-Design面向各種系統(tǒng)的功能劃分理論(FunctionPartationTheory)計(jì)算機(jī)通訊壓縮解壓縮加密與解密集成電路走向系統(tǒng)芯片IP技術(shù)軟IP核：SoftIP(行為描述)固IP核：FirmIP(門級(jí)描述，網(wǎng)單)硬IP核：HardIP(版圖)通用模塊CMOSDRAM數(shù)?；旌希篋/A、A/D深亞微米電路優(yōu)化設(shè)計(jì)：在模型模擬的基礎(chǔ)上，對(duì)速度、功耗、可靠性等進(jìn)行優(yōu)化設(shè)計(jì)最大工藝榮差設(shè)計(jì)：與工藝有最大的容差集成電路走向系統(tǒng)芯片InterfaceSynthesisIP+GlueLogic(膠連邏輯)面向IP綜合的算法及其實(shí)現(xiàn)技術(shù)集成電路走向系統(tǒng)芯片MEMS技術(shù)和DNA芯片MEMS技術(shù)和DNA芯片微電子技術(shù)與其它學(xué)科結(jié)合，誕生出一系列嶄新的學(xué)科和重大的經(jīng)濟(jì)增長(zhǎng)點(diǎn)MEMS(微機(jī)電系統(tǒng))：微電子技術(shù)與機(jī)械、光學(xué)等領(lǐng)域結(jié)合DNA生物芯片：微電子技術(shù)與生物工程技術(shù)結(jié)合目前的MEMS與IC初期情況相似集成電路發(fā)展初期，其電路在今天看來是很簡(jiǎn)單的，應(yīng)用也非常有限，以軍事需求為主集成電路技術(shù)的進(jìn)步，加快了計(jì)算機(jī)更新?lián)Q代的速度，對(duì)中央處理器（CPU）和隨機(jī)存貯器（RAM）的需求越來越大，反過來又促進(jìn)了集成電路的發(fā)展。集成電路和計(jì)算機(jī)在發(fā)展中相互推動(dòng)，形成了今天的雙贏局面，帶來了一場(chǎng)信息革命現(xiàn)階段的微系統(tǒng)專用性很強(qiáng)，單個(gè)系統(tǒng)的應(yīng)用范圍非常有限，還沒有出現(xiàn)類似的CPU和RAM這樣量大而廣的產(chǎn)品MEMS器件及應(yīng)用汽車工業(yè)安全氣囊加速計(jì)、發(fā)動(dòng)機(jī)壓力計(jì)、自動(dòng)駕駛陀螺武器裝備制導(dǎo)、戰(zhàn)場(chǎng)偵察（化學(xué)、震動(dòng)）、武器智能化生物醫(yī)學(xué)疾病診斷、藥物研究、微型手術(shù)儀器、植入式儀器信息和通訊光開關(guān)、波分復(fù)用器、集成化RF組件、打印噴頭娛樂消費(fèi)類游戲棒、虛擬現(xiàn)時(shí)眼鏡、智能玩具頭發(fā)與MEMS蜘蛛腿與MEMS火柴與微汽車火柴與微傳感器MEMS技術(shù)和DNA芯片微電子與生物技術(shù)緊密結(jié)合的以DNA(脫氧核糖核酸)芯片等為代表的生物工程芯片將是21世紀(jì)微電子領(lǐng)域的另一個(gè)熱點(diǎn)和新的經(jīng)濟(jì)增長(zhǎng)點(diǎn)它是以生物科學(xué)為基礎(chǔ)，利用生物體、生物組織或細(xì)胞等的特點(diǎn)和功能，設(shè)計(jì)構(gòu)建具有預(yù)期性狀的新物種或新品系，并與工程技術(shù)相結(jié)合進(jìn)行加工生產(chǎn)，它是生命科學(xué)與技術(shù)科學(xué)相結(jié)合的產(chǎn)物具有附加值高、資源占用少等一系列特點(diǎn)，正日益受到廣泛關(guān)注。目前最有代表性的生物芯片是DNA芯片MEMS技術(shù)和DNA芯片采用微電子加工技術(shù)，可以在指甲蓋大小的硅片上制作出包含有多達(dá)10萬種DNA基因片段的芯片。利用這種芯片可以在極快的時(shí)間內(nèi)檢測(cè)或