信號完整性和電磁兼容習(xí)題

第第頁信號完整性和電磁兼容習(xí)題

復(fù)習(xí)思考題

1．請寫出三個(gè)影響EMC的原因，有哪些改善措施？2．單傳輸線匹配端接有哪些形式，各有什么特點(diǎn)？

3．差分端接要注意那些問題？

4．同軸電纜的屏蔽層是單端接地好？還是雙端接地好？為什么？

5．寫出五種防止串?dāng)_的設(shè)計(jì)技術(shù)

6．多層板時(shí)安排疊層的原則是什么？如下的疊層設(shè)計(jì)，那一層走高危線的效果最好，為什么？

7．設(shè)計(jì)一個(gè)8層板，要求兩個(gè)地層，兩個(gè)電源層，其他是信號層。如何分布？各有什么優(yōu)缺點(diǎn)？8．時(shí)鐘信號的布線應(yīng)注意哪些？

9．去藕電容的選擇原則是什么？如何計(jì)算電容的諧振頻率？如何濾除1GHz以上的高頻噪聲？10．為什么要進(jìn)行回流設(shè)計(jì)？有效的措施有哪些？11．12．13．芯片A芯片B什么是關(guān)鍵長度（電氣長度）？如何估算？

如何估算帶狀線及微帶線的等效阻抗？如何建立它們的無損電路模型？時(shí)序推算題

Tcycle3030Tcomax1010Tcomin98Tsetup54Thold102PCI信號，速率33MHz,其時(shí)序參數(shù)如下：

PCI信號線芯片

A

芯片B

Clk-aClk-b時(shí)鐘驅(qū)動(dòng)

問題：如果時(shí)鐘線clk-a=clk-b，PCI走線應(yīng)如何約束，如果clk-a！=clk-b，該怎么辦？14．

公共同步和源同步的區(qū)別？公共同步為什么有布線長度的限制？

15．什么是阻抗失配原則，應(yīng)用在什么情況？

16．對于低速信號，波形完整性、時(shí)序完整性及電源完整性哪一種可能最重要？高速信號呢？

（串行、并行）17．

如果自己來排布連接器管腳或分配FPGA的I/O管腳，需要注意什么原則？

18．高速差分信號的布線原則有哪些？為什么說差分信號對其他信號的串?dāng)_或抗串?dāng)_能力要

比單端信號好一些？19．20．21．22．

什么是3W原則？什么是20H原則，各為解決什么問題？電路的接地設(shè)計(jì)有哪些？各有什么特點(diǎn)？雙層板的地線設(shè)計(jì)特點(diǎn)？

如何估算去耦和旁路電容的容值？

23．有一段長度為5in的無損耗傳輸線，其橫截面示意圖如圖所示。其中，W=5mil，T=0.7mil，

B==14.7mil。為這段傳輸線建立一個(gè)等效電路模型。假定驅(qū)動(dòng)器的最小上升時(shí)間為2.5ns，介電常數(shù)為4.5。

W?T?h?24