ch03-邏輯門電路lvaq課件

3.1MOS邏輯門電路

3.2TTL邏輯門電路

3.5邏輯描述中的幾個問題

3.6邏輯門電路使用中的幾個實際問題第3章邏輯門電路

*3.3射極耦合邏輯門電路*3.4砷化鎵邏輯門電路3.1MOS邏輯門電路1、邏輯門:實現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。3.1.1數(shù)字集成電路簡介2、邏輯門電路的分類：與門或門非門2.CMOS集成電路:只有一種載流子，速度慢，但功耗小，廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路1.TTL集成電路:有兩種載流子，速度快，但也導(dǎo)致功耗大，廣泛應(yīng)用于中大規(guī)模集成電路.速度與功耗是一對矛盾3.1.2邏輯電路的一般特性（廠家提供）高電平低電平不穩(wěn)定區(qū)1.輸入和輸出的高、低電平非門的輸入輸出電壓曲線（1）理想高、低電平分別是+5V和0V；（2）實際門電路中的高、低電平都不是一個值，而是一個范圍；（3）輸入和輸出的高低電平范圍是不一樣的。輸出高電平的下限值VOH(min)輸出低電平的上限值VOL(max)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)2.噪聲容限噪聲容限：在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力。負(fù)載門輸入高電平時的噪聲容限：VNH－當(dāng)前一級門輸出高電平的最小值時，允許負(fù)向噪聲電壓的最大值。VNH=VOH(min)－VIH(min)負(fù)載門輸入低電平時的噪聲容限：VNL－當(dāng)前一級門輸出低電平的最大值時，允許正向噪聲電壓的最大值VNL=VIL(max)－VOL(max)3.傳輸延遲時間傳輸延遲時間是表征門電路開關(guān)速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。非門平均傳輸延遲時間：

tpd=(tpLH+tpHL)/24.功耗（靜態(tài)和動態(tài)）靜態(tài)功耗指的是當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流ID與電源電壓VDD的乘積。動態(tài)功耗與之相對。對于TTL門電路來說，靜態(tài)功耗是主要的。對于CMOS電路來說，動態(tài)功耗是主要的，其靜態(tài)功耗非常低。5.延時?功耗積：速度功耗綜合性的指標(biāo)。延時?功耗積，用符號DP表示DP=TpdPD

扇入數(shù)：門電路輸入端的個數(shù)。扇出數(shù)：在保證正常工作的情況下，輸出端能驅(qū)動的同類門電路的最大數(shù)目。它反映了門電路的驅(qū)動能力。6.扇入數(shù)與扇出數(shù)：驅(qū)動門的輸出可能是高電平或低電平，其輸出電流方向可能是流出或流入，據(jù)此可將其驅(qū)動的負(fù)載分為灌電流負(fù)載和拉電流負(fù)載兩種情況:（a)帶灌電流負(fù)載（b)帶拉電流負(fù)載具體參數(shù)見附錄A(P504)3.1.3MOS開關(guān)及其等效電路預(yù)備知識3.1.3MOS開關(guān)及其等效電路當(dāng)υI

<VT時:MOS管截止，輸出高電平；當(dāng)υI

>VT時：MOS管工作在可變電阻區(qū)，輸出低電平；MOS管開關(guān)電路N溝道MOS管的輸出特性曲線MOS開關(guān):由于MOS管中分布電容較多，上拉電阻與電容的充放電時間常數(shù)較大，導(dǎo)致輸出波形的邊沿變化緩慢，用它實現(xiàn)“非門”，性能不理想。當(dāng)輸入為低電平時：MOS管截止，相當(dāng)于開關(guān)“斷開”，輸出為高電平。當(dāng)輸入為高電平時：MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。開關(guān)特性MOS管相當(dāng)于一個由vGS控制的無觸點開關(guān)，可以實現(xiàn)非邏輯。1.工作原理AL1+VDD+5VD1S1vivOTNTPD2S20V+5VvivGSNvGSPTNTPvO0V

0V-5V截止導(dǎo)通5V5V5V

0V導(dǎo)通截止0VVTN=1VVTP=-1V邏輯圖邏輯表達(dá)式vi(A)0vO(L)1邏輯真值表103.1.4CMOS反相器工作過程中，同時流經(jīng)兩管的電流幾乎為零，功耗幾乎為零2.電壓傳輸特性和電流傳輸特性+VDD+5VD1S1vivOTNTPD2S20V+5V電壓傳輸特性電流傳輸特性3．工作速度CMOS非門的平均傳輸延遲時間約為10ns。vI=0V由于CMOS非門電路工作時只有一個管子導(dǎo)通，且導(dǎo)通電阻很小，所以其工作速度較高。當(dāng)帶電容負(fù)載時，給電容充電和放電都比較快。與非門1.CMOS與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)電路結(jié)構(gòu)(b)工作原理n輸入端的與非門可由n個NMOS管串聯(lián)和n個PMOS管并聯(lián)組成3.1.5CMOS邏輯門A

BTN1TN2TP1TP2L00011011截止截止導(dǎo)通導(dǎo)通導(dǎo)通截止導(dǎo)通截止截止截止導(dǎo)通導(dǎo)通1110導(dǎo)通導(dǎo)通截止截止或非門2.CMOS或非門+VDD+10VTP1TN1TN2TP2ABLA

B

TN1TP1TN2TP2L00011011截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB≥1(a)電路結(jié)構(gòu)(b)工作原理n輸入端的或非門可由n個NMOS管并聯(lián)和n個PMOS管串聯(lián)組成3.異或門電路或非門與或非門4.輸入保護(hù)電路和緩沖電路保護(hù)MOS管不被擊穿統(tǒng)一參數(shù)，使不同邏輯門電路具有相同的輸入和輸出特性，從而改善電路性能。1.CMOS漏極開路門(OD門)(1)CMOS漏極開路門的提出輸出短接，在一定情況下會產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無法確定輸出是高電平還是低電平。3.1.6CMOS漏極開路門和三態(tài)輸出門電路+VDDCD01

線與：在工程實踐中，往往需要將兩個門的輸出端并聯(lián)以實現(xiàn)與邏輯的功能稱為線與。LCMOS與非門CMOS或非門+10VTTTTAB+VDDCMOS與非門漏極開路門的結(jié)構(gòu)與邏輯符號:(c)可以實現(xiàn)線與功能;(b)與非邏輯不變;(a)工作時必須外接電源和電阻;+VDDVSSTP1TN1TP2TN2ABL電路邏輯符號10特點：其他邏輯的CMOS門電路也具有漏極開路門例：2.三態(tài)(TSL)輸出門電路10011截止導(dǎo)通111高阻

×0輸出L輸入A使能EN001100截止導(dǎo)通010截止截止X1邏輯功能：高電平有效的同相邏輯門。01高阻一般邏輯電路只有2種輸出狀態(tài)，三態(tài)門則有3種輸出狀態(tài)。其他邏輯的CMOS門電路也具有三態(tài)門三態(tài)門的應(yīng)用：計算機(jī)總線傳輸

3.1.7CMOS傳輸門1.CMOS傳輸門電路電路邏輯符號2、CMOS傳輸門電路的工作原理設(shè)開啟電壓:|VT|=2V，（即VTN=2V，VTP=－2V）I的變化范圍為0V到+5V。

0V+5V0V到+5VGSN<VTN,TN截止TP：GSP=＋5V(0V到+5V)=(＋5到0)V開關(guān)斷開，不能傳送信號TN：GSN=0V(0V到+5V)=(0到-5)VGSP

>VTP,TP截止1）當(dāng)c=0V，c=＋5V時電路在數(shù)字電路中：2、CMOS傳輸門電路的工作原理0V+5V0V到+5V開關(guān)閉合，可以傳送信號2）當(dāng)c=＋5V，c=0V時電路b、I=＋2V~＋5VGSN>VTN,TN導(dǎo)通a、I=0V~＋3VTN導(dǎo)通，TP導(dǎo)通c、I=+2V~+3VGSP=0V

(+2V~+5V)=2V~5VGSN=+5V(0V~+3V)=(+5~+2)VGSP<VTP,TP導(dǎo)通υI

/υO(shè)υo/υIC等效電路:邏輯符號:傳輸門相當(dāng)于一個由控制端C控制的電子開關(guān)：C=0時，開關(guān)斷開；C=1時，開關(guān)閉合。數(shù)控模擬開關(guān)例：單8路模擬開關(guān)CD40513.1.8CMOS邏輯門電路的系列及主要參數(shù)CMOS的技術(shù)參數(shù)：從總體上來說已經(jīng)達(dá)到或超過TTL器件的水平。CMOS器件的優(yōu)點：功耗低、扇出數(shù)大、噪聲容限大、靜態(tài)功耗小、動態(tài)功耗隨頻率的增加而增加CMOS邏輯門電路的系列：（1）基本的CMOS——4000B系列。（2）高速的CMOS——HC系列。（3）與TTL兼容的高速CMOS——HCT、BCT(BiCMOS)。參數(shù)系列傳輸延遲時間tpd/ns(CL=15pF)功耗(mW)延時功耗積(pJ)4000B751(1MHz)7574HC101.5(1MHz)1574HCT131(1MHz)1374BCT(BiCMOS)2.90.0003~7.50.00087~22CMOS門電路各系列的性能比較使用注意事項：

1、注意輸入端的靜電防護(hù)2、注意電源電壓極性3、輸出端不能和電源、地短接4、多余的輸入端不能懸空與門、與非門：接電源或與其他輸入端并聯(lián)或門、或非門：接地或與其他輸入端并聯(lián)NPN型BJT截止、放大、飽和工作狀態(tài)的特點3.2TTL邏輯門電路復(fù)習(xí)3.2.1BJT的開關(guān)特性1.BJT的開關(guān)作用T截止，c、e極之間近似于開路,vO≈VCCvI=0V時:T導(dǎo)通(飽和)，c、e極之間近似于短路，vO≈0.2VvI=5V時:基本BJT反相器邏輯功能：相當(dāng)于一個無觸點開關(guān)3.2TTL邏輯門電路2.BJT的開關(guān)時間從截止到導(dǎo)通：開通時間ton(=td+tr)從導(dǎo)通到截止：關(guān)閉時間toff(=ts+tf)BJT飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時間才能完成。定量描述：延遲時間td、上升時間tr、存儲時間ts、下降時間tfBJT的開關(guān)時間較長3.2.2基本BJT反相器的動態(tài)性能基本BJT反相器開關(guān)速度不高的2個原因：1）基區(qū)內(nèi)的存儲電荷BJT開關(guān)速度受限的主要原因：BJT基區(qū)內(nèi)電荷的存儲和消散需要時間。2）負(fù)載電容CL

（包括接線電容和輸入電容）當(dāng)vO低→高時，由VCC通過RC對CL充電；當(dāng)vO高→低時，CL又將通過BJT放電；充放電都需要時間，導(dǎo)致vO波形上升和下降時間的增加。上述原因使BJT反相器開關(guān)速度不高，需尋求更實用的TTL電路。

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級

3.2.3TTL反相器的基本電路1.電路組成輸入級：由T1和Rb1組成。用于提高電路的開關(guān)速度；中間級：由T2和電阻Rc2、Re2組成。從T2的集電結(jié)和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級

中間級

3.2.3TTL反相器的基本電路1.電路組成輸出級：由T3、D、T4和Rc4構(gòu)成。推拉式結(jié)構(gòu)，用于提高開關(guān)速度和帶負(fù)載能力；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級

中間級輸出級

3.2.3TTL反相器的基本電路1.電路組成2．工作原理+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1k輸入級中間級(驅(qū)動輸出級)輸出級1）輸入為高電平時（VIH≥3.6V）

當(dāng)輸入端為“1”（≥3.6V）時，VCC通過Rb1和T1的集電結(jié)向T2、T3提供基極電流，使T2、T3導(dǎo)通，輸出為低電平vO=0.2V，即輸出為“0”。

T1的發(fā)射結(jié)反偏，集電結(jié)正偏，T1處于e結(jié)和c結(jié)倒置的放大狀態(tài)。輸入為高電平時，輸出為低電平T1：T2：飽和T3：飽和T4：截止D：截止發(fā)射結(jié)導(dǎo)通，T1的基極電位被鉗位到VB1=0.9V。T1：T2：截止T3：截止T4和D:由于T2截止，VCC通過RC2給T4的基極提供電壓，使T4和D導(dǎo)通。由于流經(jīng)RC2的電流僅為T4的基極電流，這個電流較小，在RC2上產(chǎn)生的壓降也較小，可以忽略，所以VB4≈VCC=5V。輸入為低電平時，輸出為高電平。

2）輸入為低電平時（VIL≤0.2V）+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1k輸入級中間級(驅(qū)動輸出級)輸出級+_vOT1T2T4T3Rb1RC4RC2Re2DRLvI4k1.6k130VCC(5V)1k輸入級中間級(驅(qū)動輸出級)輸出級1）采用輸入級以提高工作速度∵T2、T3管的狀態(tài)變化滯后于T1管，仍處于導(dǎo)通狀態(tài)，Vc1=1.4V?！郥1管發(fā)射結(jié)正偏、集電結(jié)反偏，T1工作在放大狀態(tài)。T1管射極電流（1+1）

iB1很快地從T2的基區(qū)抽走多余的存儲電荷,從而加速了輸出由低電平到高電平的轉(zhuǎn)換。3.TTL反相器性能提高的原因當(dāng)I由3.6V變0.2V的瞬間:

2）采用推拉式輸出級以提高開關(guān)速度和帶負(fù)載能力T3和T4的飽和導(dǎo)通電阻很低，帶容性負(fù)載時，充放電時間常數(shù)很小，輸出波形的上升沿和下降沿都很好。輸出級對提高開關(guān)速度的作用當(dāng)O=0.2V時，

T4截止，T3飽和導(dǎo)通，其飽和電流全部用來驅(qū)動負(fù)載；

當(dāng)O=3.6V時，

T3截止，T4組成的電壓跟隨器的輸出電阻很小，輸出高電平穩(wěn)定，帶負(fù)載能力也較強(qiáng)。

帶負(fù)載能力結(jié)論：TTL反相器具有很好的開關(guān)速度和帶負(fù)載能力。3．TTL反相器的傳輸特性:A(0V，3.6V)B(0.4V，3.6V)C(1.1V，2.4V)D(1.2V，0.2V)E(3.6V，0.2V)（1）AB段：Vi很低，T1飽和，T2、T3截止，T4導(dǎo)通，vO＝3.6V。

（2）BC段：Vi：0.4→1.1V，T1仍飽和，其e、c結(jié)均為正偏，由T1的集電極供給T2的基極電流。同時，T2對輸入的增量作線性放大，T2集電極電位下降，故VO下降，此時T3仍截止。（3）CD段：Vi：1.1→1.2V，T1、T2、T3飽和，輸出迅速下降，Vo=0.2V。（4）DE段：Vi>1.2V，Vo≈0.2V。3.2.4TTL邏輯門電路T1為多發(fā)射極晶體管，它實現(xiàn)了輸入變量A、B的與運(yùn)算符號1.與非門電路功能：有低出高，全高出低2.或非門功能：有高出低，全低出高即兩輸入端都為低時，則T2A和T2B均截止，iB3<0，T3也截止，T4導(dǎo)通，出高。兩輸入端有一個為高時，則T2A或T2B將飽和，iB3>0，T3飽和，出低。vOHvOL輸出為低電平的邏輯門輸出級被損壞。1.集電極開路門電路（OC門）3.2.5集電極開路門和三態(tài)門電路普通的TTL門電路無法實現(xiàn)線與。集電極開路與非門電路OC門輸出端連接實現(xiàn)線與與OD門相比，OC門可以承受較高電壓和較大電流。2．三態(tài)（TSL）輸出門電路CS=0:輸出高阻態(tài)，CS=1：與非邏輯0.2V0.9V0.2V高阻3.6V0.9V1.4V0.2V1.正負(fù)邏輯的規(guī)定

01

10正邏輯負(fù)邏輯正邏輯體制:將高電平用邏輯1表示，低電平用邏輯0表示負(fù)邏輯體制:將高電平用邏輯0表示，低電平用邏輯1表示3.5.1正負(fù)邏輯問題3.5邏輯描述中的幾個問題正負(fù)邏輯不牽涉邏輯電路結(jié)構(gòu)問題，但對于同一電路，根據(jù)所選正負(fù)邏輯的不同，其邏輯功能也不同。

A

B

L

1

1

0

1

0

0

0

1

0

0

0

1

___與非門A

B

L

0

0

1

0

1

1

1

0

1

1

1

0

某電路輸入與輸出電平表A

B

L

L

L

H

L

H

H

H

L

H

H

H

L

采用正邏輯___或非門采用負(fù)邏輯與非

或非負(fù)邏輯

正邏輯2.

正負(fù)邏輯等效變換

與

或非

非了解正負(fù)邏輯，便于閱讀相關(guān)資料3.5.2基本邏輯門電路的等效符號及其應(yīng)用1、基本邏輯門電路的等效符號a)與非門及其等效符號:b)或非門及其等效符號:用邏輯表達(dá)式描述同一邏輯問題時，不同形式的表達(dá)式對應(yīng)不同的邏輯符號，它們之間可以相互轉(zhuǎn)換。c)與門及其等效符號:d)或門及其等效符號:

2.邏輯門等效符號的應(yīng)用利用邏輯門等效符號，可實現(xiàn)對邏輯電路的變換，以簡化電路，減少實現(xiàn)邏輯電路時所需門的種類?？刂齐娐?.

邏輯門等效符號強(qiáng)調(diào)低電平有效系統(tǒng)輸入信號中，有的是高電平有效，有的是低電平有效。低電平有效，輸入端加小圓圈；高電平有效，輸入端不加小圓圈。IC可以工作3.6.1各種門電路之間的接口問題3.6.2門電路帶負(fù)載時的接口電路3.6.3抗干擾措施3.6邏輯門電路使用中的幾個實際問題1)驅(qū)動器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。TTL和CMOS器件接口存在的問題：器件的電壓和電流參數(shù)不相同；2)驅(qū)動器件必須對負(fù)載器件提供足夠大的拉電流和灌電流（屬于門電路的扇出數(shù)問題）；3.6.1各種門電路之間的接口問題正常工作的兩個必需條件：

驅(qū)動電路負(fù)載電路

VOH(min)≥VIH(min)VOL(max)≤VIL(max)1、驅(qū)動電路必須能為負(fù)載電路提供滿足要求的高、低電平2、驅(qū)動電路必須能為負(fù)載電路提供足夠的驅(qū)動電流

|

IOL(max)|

≥|

IIL(total)|

|IOH(max)|

≥|IIH(total)|

驅(qū)動電路負(fù)載電路1、CMOS門驅(qū)動TTL門2、TTL門驅(qū)動CMOS門兩種情況例：CMOS門驅(qū)動TTL門VOH（min)=4.9VVOL(max)=0.1VTTL門（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)帶拉電流負(fù)載輸出、輸入電壓帶灌電流負(fù)載CMOS門(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)IOL(max)≥IIL(total)2.TTL門驅(qū)動CMOS門VOH(min)＝2.7V

VIH(min)＝3.5VTTL（74LS）

CMOS（74HC）其他條件都能滿足，但VOH(min)≥VIH(min)不滿足（

IO

：TTL輸出級T3截止管的漏電流）IO+IIH的值很小，如果RP的值不大，則輸出電壓將被抬高到接近VDD。1.用門電路直接驅(qū)動顯示器件3.6.2門電路帶負(fù)載時的接口電路門電路的輸入為低電平，輸出為高電平時，LED發(fā)光 當(dāng)輸入信號為高電平，輸出為低電平時，LED發(fā)光

驅(qū)動顯示器件

驅(qū)動機(jī)電性負(fù)載2.機(jī)電性負(fù)載接口在工程實際中，經(jīng)常需要用數(shù)字電路來控制機(jī)電系統(tǒng)，如控制電機(jī)的轉(zhuǎn)速，繼電器的通斷等。機(jī)電性系統(tǒng)（例如電動機(jī)、繼電器等）所需的工作電