第二章ARM微處理器及其硬件體系結(jié)構(gòu)概要.ppt

第二章ARM微處理器及其硬件體系結(jié)構(gòu),1.1硬件基礎(chǔ),1、馮諾依曼體系結(jié)構(gòu)模型,2、馮諾依曼體系的特點(diǎn),1）數(shù)據(jù)與指令都存儲在存儲器中2）被大多數(shù)計(jì)算機(jī)所采用3）ARM7馮諾依曼體系,3、哈佛體系結(jié)構(gòu),4、哈佛體系結(jié)構(gòu)的特點(diǎn),1）程序存儲器與數(shù)據(jù)存儲器分開2）提供了較大的數(shù)存儲器帶寬3）適合于數(shù)字信號處理4）大多數(shù)DSP都是哈佛結(jié)構(gòu)5）ARM9是哈佛結(jié)構(gòu),5、CISC：復(fù)雜指令集（ComplexInstructionSetComputer）具有大量的指令和尋址方式8/2原則：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能夠運(yùn)行。6、RISC：精簡指令集（ReducedInstructionSetComputer)在通道中只包含最有用的指令確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡單,為增加處理器指令流的速度，ARM7系列使用3級流水線.允許多個操作同時處理，而非順序執(zhí)行。,PC指向正被取指的指令，而非正在執(zhí)行的指令,7、流水線技術(shù)：幾個指令可以并行執(zhí)行提高了CPU的運(yùn)行效率內(nèi)部信息流要求通暢流動,該例中用6個時鐘周期執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令周期數(shù)(CPI)=1,8、最佳流水線,9、超標(biāo)量執(zhí)行,超標(biāo)量CPU采用多條流水線結(jié)構(gòu),10、高速緩存（CACHE）,1、為什么采用高速緩存微處理器的時鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。2、高速緩存的工作原理高速緩存是一種小型、快速的存儲器，它保存部分主存內(nèi)容的拷貝。,11、總線和總線橋,12、存儲器系統(tǒng),RAM：隨機(jī)存取存儲器SRAM：靜態(tài)隨機(jī)存儲器DRAM：動態(tài)隨機(jī)存儲器,1）SRAM比DRAM快2）SRAM比DRAM耗電多3）DRAM存儲密度比SRAM高得多4）DRAM需要周期性刷新ROM：只讀存儲器FLASH：閃存,1.2ARM7處理器內(nèi)核,ARM7TDMI特性3級流水線馮.諾依曼架構(gòu)CPI(CyclePerInstruction)約為1.9T-Thumb架構(gòu)擴(kuò)展,提供兩個獨(dú)立指令集：ARM指令，均為32位Thumb指令，均為16位兩種運(yùn)行狀態(tài)，用來選擇哪個指令集被執(zhí)行D-內(nèi)核具有Debug擴(kuò)展結(jié)構(gòu)M增強(qiáng)乘法器(32x8)支持64位結(jié)果.I-EmbeddedICE邏輯,1、ARM7TDMI處理器,2、ARM7TDMI外部接口,3、ARM7TDMI方框圖,DOUT31:0,4、ARM7TDMI內(nèi)核,D31:0,5、外部地址產(chǎn)生,PC31:2ARMStatePC31:1ThumbState,ARM7TDMI-S是ARM7TDMI的完全可合成版本指令集和周期與ARM7TDMI固化版本兼容完全可合成的RTL使用了綱要設(shè)計(jì)構(gòu)件的組件ALU寄存器bank單周期設(shè)計(jì)（上升沿）單一總線接口,6、ARM7TDMI-S,ARM7EJ-S是可綜合的內(nèi)核版本:ARM體系結(jié)構(gòu)V5TEJJazelleJava加速技術(shù)增強(qiáng)的DSP指令系統(tǒng)5級流水線高性能乘法器實(shí)時調(diào)試EmbeddedICE-RTETM接口向后兼容其它ARM7內(nèi)核兼容V5TE體系,7、ARM7EJ-S,V3版本推出32位尋址能力,結(jié)構(gòu)擴(kuò)展變化為T16位壓縮指令集M增強(qiáng)型乘法器,產(chǎn)生全64位結(jié)果(32X3264or32X32+6464)V4版本增加了半字load和store指令V5版本改進(jìn)了ARM和Thumb之間的交互,結(jié)構(gòu)擴(kuò)展變化為:E-增強(qiáng)型DSP指令集,包括全部算法操作和16位乘法操作J-支持新的JAVA,提供字節(jié)代碼執(zhí)行的硬件和優(yōu)化軟件加速功能,ARM體系結(jié)構(gòu)版本-2,1.3ARM架構(gòu),1、數(shù)據(jù)和指令類型,ARM采用的是32位架構(gòu).ARM約定:Byte：8bitsHalfword：16bits(2byte)Word:32bits(4byte)大部分ARMcore提供：ARM指令集（32-bit）Thumb指令集（16-bit）Jazellecores支持Javabytecode,2、處理器工作模式（ARM有7個）,User(用戶模式):非特權(quán)模式，大部分任務(wù)執(zhí)行在這種模式FIQ(快速中斷模式):高優(yōu)先級（fast)中斷產(chǎn)生時將會進(jìn)入這種模式IRQ(中斷模式):低優(yōu)先級（normal)中斷產(chǎn)生時將會進(jìn)入這種模式Supervisor(管理員模式):當(dāng)復(fù)位或軟中斷指令執(zhí)行時將會進(jìn)入這種模式Abort(中止模式):當(dāng)存?。〝?shù)據(jù)和指令）異常時將會進(jìn)入這種模式Undef(未定義模式):當(dāng)執(zhí)行未定義指令時會進(jìn)入這種模式System(系統(tǒng)模式):使用和User模式相同寄存器集的特權(quán)模式,特權(quán)模式=異常模式+System,3、ARM寄存器(37),30個通用32位寄存器，1個程序計(jì)數(shù)器PC6個狀態(tài)寄存器15個通用寄存器(R0-R14),1或者2個狀態(tài)寄存器和程序計(jì)數(shù)器在任何時候都中可見的,2,ThumbstateLowregisters,ThumbstateHighregisters,Note:System模式使用user模式寄存器集,寄存器組織,ARM寄存器名稱,ARM有37個32-Bits長的寄存器.1個用作PC(programcounter)(r15)1個用作CPSR(currentprogramstatusregister)5個用作SPSR(savedprogramstatusregisters)30個通用寄存器當(dāng)前處理器的模式?jīng)Q定著哪組寄存器可操作.任何模式都可以存?。合鄳?yīng)的r0-r12子集相應(yīng)的r13(thestackpointer,sp)andr14(thelinkregister,lr)相應(yīng)的r15(theprogramcounter,pc)相應(yīng)的CPSR(currentprogramstatusregister,cpsr)特權(quán)模式(除system模式的異常模式)還可以存取；相應(yīng)的spsr(savedprogramstatusregister),4、程序狀態(tài)寄存器,條件位：N=NegativeresultfromALUZ=ZeroresultfromALUC=ALUoperationCarriedoutV=ALUoperationoVerflowedQ位：僅ARM5TE/J架構(gòu)支持指示飽和狀態(tài)J位僅ARM5TE/J架構(gòu)支持J=1:處理器處于Jazelle狀態(tài),中斷禁止位：I=1:禁止IRQ.F=1:禁止FIQ.TBit僅ARMxT架構(gòu)支持T=0:處理器處于ARM狀態(tài)T=1:處理器處于Thumb狀態(tài)Mode位：處理器模式位,說明,5、程序指針PC（r15）,當(dāng)處理器執(zhí)行在ARM狀態(tài):所有指令32bits寬所有指令必須word對齊所以pc值由bits31:2決定,bits1:0未定義(所以指令不能halfword/byte對齊).當(dāng)處理器執(zhí)行在Thumb狀態(tài):所有指令16bits寬所有指令必須halfword對齊所以pc值由bits31:1決定,bits0未定義(所以指令不能byte對齊).當(dāng)處理器執(zhí)行在Jazelle狀態(tài):所有指令8bits寬處理器執(zhí)行word存取一次取4條指令,6、存儲器模式,大端模式(高對低）最高位字節(jié)保存在最低位地址字由最低位字節(jié)的字節(jié)地址尋址,小端模式（低對低）最低位字節(jié)保存在最低位地址字由最低位字節(jié)的字節(jié)地址尋址,1.4異常,1、什么是異常？,內(nèi)部或外部中斷源產(chǎn)生并引起處理器處理一個事件，如外部中斷或試圖執(zhí)行未定義指令都會引起異常。處理異常之前必須保留處理器的狀態(tài),2、異常類型FIQIRQ(InterruptReQuest)未定義指令預(yù)取中止數(shù)據(jù)中止復(fù)位軟件中斷Softwareinterrupt通過軟件中斷產(chǎn)生進(jìn)行管理員模式中獲得通常要求特殊的管理功能，如操作系統(tǒng)支持,3、異常優(yōu)先級,Reset(highestpriority)(2)Dataabort(3)FIQ(4)IRQ(5)Prefetchabort(6)未定義指令,Softwareinterrupt(最低優(yōu)先級),只要產(chǎn)生異常就會導(dǎo)致正常的程序流程被臨時停止,例如外圍中斷服務(wù)程序在異常被處理前,當(dāng)前的處理器狀態(tài)必須被保存,以便處理程序完成后,最后的程序可以被恢復(fù).,4、異常向量,5、進(jìn)入異常的操作,在相應(yīng)的鏈接寄存器LR(r14)中保存下一條指令的地址將CPSR復(fù)制到相應(yīng)的SPSR中強(qiáng)制使CPSR模式位置成對應(yīng)異常類型的值強(qiáng)制使程序計(jì)數(shù)器指向相應(yīng)異常向量,取下一條指令,例子:用戶模式到FIQ模式,6、退出異常的操作,將LR寄存器中的值減去相應(yīng)的偏移量送到PC中(Theoffsetwillvarydependingonthetypeofexception)將SPSR復(fù)制回CPSR清除禁止中斷標(biāo)志,如果它被設(shè)置成使能,28-31位為條件標(biāo)志位，包括N、Z、C、V4個標(biāo)志。N位符號位。如果結(jié)果為負(fù)數(shù)，則N=1；結(jié)果為正數(shù)或0，則N=0Z位如果指令的結(jié)果為0，則置1（通常表示比較結(jié)果為“相等”）；否則清0C位表示加、減、比較運(yùn)算的進(jìn)位、借位等（減法有借位C=0，否則為1）V位益出標(biāo)志位,第27位為Q標(biāo)志位，只出現(xiàn)在V5以上帶E的版本中，指出在增強(qiáng)型DSP指令中是否出現(xiàn)益出或飽和。第24位為J位第6、7位為中斷禁止位，當(dāng)I=1時，禁止IRQ中斷；當(dāng)F=1時，禁止FIQ中斷。,第5位為T位，主要用于對ARM體系帶T的版本，當(dāng)T=0，處理器處于ARM狀態(tài)；當(dāng)T=1，處理器處于Thumb狀態(tài)。第0-4位為處理器的模式位，決定目前處理器所處在的工作模式。另外寄存器中灰色的這些部分為保留位，以方便以后的擴(kuò)展。,說明,1）取指令（InstructionFetch)：TF2）指令譯碼（InstructionDecode）：TD3）執(zhí)行指令（InstructionExecute）：TE4）存儲（Storage）：TS,一般指令的執(zhí)行周期T,每條指令的執(zhí)行周期：T=TF+TD+TE+TS,程序狀態(tài)寄存器PSR的模式位,對齊,1)說出ARM可以工作的模式名字。2)ARM核有多少個寄存器？3)什么寄存器用于存儲PC和連接寄存器？4)R13通常用來存儲什么？5)哪種模式使用的寄存器最少？6)在Thumb指令集中，哪些寄存器處于Lowgroup?7)CPSR的哪一位反映了處理器的狀態(tài)？8)所有的Thumb指令采取什么對齊方式?9)ARM有哪幾個異常類型。10)為什么FIQ的服務(wù)程序地址要位于0X1C？11)在復(fù)位后，ARM處理器處于何種模式、何種狀態(tài)？,測驗(yàn)1,答案1,1)一條簡單的算術(shù)操作(如：ADD)要占用幾個周期?2)ARM7TDMI指令流水線有幾個階段?3)ARM7TDMI是否使用ALU計(jì)算地址?4)ARM在存儲器里，可尋址幾種類型的數(shù)據(jù)?,測驗(yàn)2,答案2,1)User,SVC(Supervisor),IRQ,FIQ,UNDEF,ABORT,System2)373)pc=r15lr=r144)r13=sp5)User/System-doesnothaveanspsr6)r0-r77)T-bitwhichisbit5,andJ-bitwhichisbit248)Halfword(16-bit)9)Reset,FIQ,IRQ,prefetchabo