《現(xiàn)代數(shù)字系統(tǒng)設(shè)計》課程總結(jié)_第1頁
《現(xiàn)代數(shù)字系統(tǒng)設(shè)計》課程總結(jié)_第2頁
《現(xiàn)代數(shù)字系統(tǒng)設(shè)計》課程總結(jié)_第3頁
《現(xiàn)代數(shù)字系統(tǒng)設(shè)計》課程總結(jié)_第4頁
已閱讀5頁,還剩2頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、.現(xiàn)代數(shù)字系統(tǒng)設(shè)計課程總結(jié)2011 年秋季學期;.實驗一八路 LED的開關(guān)控制1實驗要求本實驗要求用 8 個開關(guān)分別控制8 個 LED 的亮滅。2硬件設(shè)計思路用 FPGA的八個引腳做開關(guān)控制,八個引腳控制LED的亮滅。3軟件程序流圖開始讀取開關(guān)狀態(tài)根據(jù)開關(guān)控制燈亮滅結(jié)束4 實驗體會通過本實驗對 VHDL語言有了初步的了解。實驗二 8位可逆計數(shù)器設(shè)計1 實驗要求本實驗要求計數(shù)脈沖可以手動輸入,也可以用脈沖源輸入,通過開關(guān)可以選擇。2 硬件設(shè)計思路4 位輸入(分別為脈沖選擇、順序選擇開關(guān),脈沖信號1,脈沖信號 2),8 位 LED顯示。;.3 軟件程序流圖開始2脈沖選擇開關(guān)選擇信號21選擇信號1脈

2、沖順序開關(guān)減法技術(shù)加法計數(shù)計數(shù)計數(shù)數(shù)據(jù)顯示結(jié)束4 實驗體會;.通過此實驗對 VHDL語言有了深入的了解, 對 FPGA的引腳也加深了研究。運用了一些簡單的VHDL語句。實驗三實現(xiàn)任意整數(shù)分頻電路設(shè)計1 實驗要求本實驗要求實現(xiàn)占空比 50%,分頻系數(shù)可以通過撥碼開關(guān)設(shè)定的分頻電路。2 硬件設(shè)計思路時鐘輸入端(手動控制) ,計數(shù)選擇( 4 位),頻率顯示( LED燈顯示)。3 軟件程序流程i. 判斷分頻數(shù)為奇數(shù)還是偶數(shù)。ii. 如果是奇數(shù)則在 (n+1)/2-1 脈沖前后分別取正脈沖與負脈沖、 負脈沖與正脈沖。然后將兩次的信號取或操作,以達到占空比為50%。iii. 如果是偶數(shù)則在 n/2 脈沖前

3、后分別取正脈沖與負脈沖。iv. 輸出脈沖信號。4實驗體會通過本次實驗掌握了分頻的基本思想,最大的難點是對奇分頻的操作,若何達到完全的50%占空比使得實驗難度加大。 我采取對奇分頻的 (n+1)/2-1脈沖前后取兩次不同的脈沖信號取或操作來實驗50%占空比分頻。實驗四利用狀態(tài)機實現(xiàn)多功能循環(huán)彩燈控制1實驗要求本實驗要求實現(xiàn) 4 種循環(huán)方式,每種循環(huán)方式運行 5 次后,自動轉(zhuǎn)換為下一種循環(huán)方式。2硬件設(shè)計思路狀態(tài)機的操作完全借助于內(nèi)部電路的計算與轉(zhuǎn)換,外電路只需要將轉(zhuǎn)換狀態(tài)以 LED燈的循環(huán)方式顯示出來,此試驗只需要有 8 路引腳控制 LED。3軟件設(shè)計流程i. 設(shè)置四種狀態(tài)變量。ii. 設(shè)置四種

4、狀態(tài)循環(huán)。iii. 在四種狀態(tài)下分別設(shè)置一種循環(huán)方式,每種循環(huán)方式循環(huán)五次。iv. 將循環(huán)變化的信號值直接顯示。4實驗體會;.此實驗中熟悉了狀態(tài)機的操作機制及工作原理。對于每種狀態(tài)下的循環(huán)方式的顯示是難點,開始在四種狀態(tài)之下又分別設(shè)置幾種狀態(tài),這樣雖然能夠顯示出需要的效果,但是軟件顯示的狀態(tài)特別復(fù)雜,不便于掌控。于是修改為四種狀態(tài)下使用簡單的邏輯循環(huán)語句來完成循環(huán)顯示。實驗五 8段數(shù)碼管動態(tài)掃描顯示控制1實驗要求本實驗要求實現(xiàn)具有啟動 , 停止 , 清零功能的秒表,啟動 , 停止 , 清零由一個按鈕開關(guān)控制。2硬件設(shè)計思路此實驗需要有一個控制開關(guān),一個外部時鐘輸入端。數(shù)碼管的七段段碼輸出端,因

5、為需要動態(tài)顯示,所以6 位數(shù)碼管需要 6 個引腳單獨控制顯示狀態(tài)。3軟件程序流程i. 外部時鐘選擇 20M晶振并且分頻為 100HZ,1000HZ(其中 100HZ的信號用于計數(shù), 1000HZ的信號用于顯示)。ii. 在 100HZ的脈沖信號有效時, 對秒表的最低為進行十進制計數(shù)操作,溢出時向高位進位。iii. 開關(guān)控制一個信號的三種狀態(tài), 然后這三種狀態(tài)分頻控制計數(shù)模塊的計數(shù),鎖存以及清零。iv. 將計數(shù)的整數(shù)轉(zhuǎn)換為數(shù)碼管可以顯示的段碼操作。 在 1000HZ的脈沖下控制數(shù)碼管循環(huán)顯示。4實驗體會本實驗中計數(shù)模塊的進制數(shù)的選擇以及進位操作時本實驗的難點,通過IF 條件判斷是否溢出并且在溢出

6、的時候進位。另一個遇到的問題是: 理論上想數(shù)碼管動態(tài)掃描脈沖越快,顯示效果越好,但是實際并非如此當我加20M晶振直接掃描時,顯示效果非常差。不斷測試發(fā)現(xiàn)在 1000HZ 下顯示比較滿意。經(jīng)研究得出這是因為數(shù)碼管的段碼變化速度比 20M掃描慢太多的原因。實驗六頻率計設(shè)計1 實驗要求本實驗要求實現(xiàn)一個可測頻率范圍為 1Hz 1MHz 的數(shù)字頻率計, 并用數(shù)碼管顯示測量結(jié)果,并對測量精度進行分析說明。2硬件設(shè)計思路;.此實驗需要一個外部時鐘輸入端,一個外部信號輸入端。數(shù)碼管的七段段碼輸出端,因為需要動態(tài)顯示,所以6 位數(shù)碼管需要 6 個引腳單獨控制顯示狀態(tài)。3軟件程序流程i. 外部時鐘選擇 20M晶

7、振并且分頻為 100HZ,1000HZ(其中 100HZ的信號用于計數(shù), 1000HZ的信號用于顯示)。ii. 在外部信號的一個時鐘周期內(nèi),在 100HZ 的脈沖信號的控制下對計數(shù)值的最低為進行十進制計數(shù)操作,溢出時向高位進位。iii. 將計數(shù)的整數(shù)轉(zhuǎn)換為數(shù)碼管可以顯示的段碼操作。在 1000HZ的脈沖下控制數(shù)碼管循環(huán)顯示。4實驗體會本實驗在秒表實驗的基礎(chǔ)上做起來較為簡單,只需要對計數(shù)條件加以控制即可。實驗七矩陣式鍵盤掃描與鍵碼檢測1實驗要求本實驗要求當按下某鍵時,在LED 上顯示該鍵的鍵碼。2硬件設(shè)置思路硬件部分分為鍵盤掃描模塊,需要 8 個引腳分別對行列進行掃描;數(shù)碼管顯示模塊,需要七段數(shù)

8、碼管段碼既需要 7 個引腳,數(shù)碼管的公共端接地。3軟件程序流程i. 通過芯片對矩陣鍵盤的行健行賦值,在脈沖來的條件下順次使四行中的一行處于高電平狀態(tài)。ii. 在脈沖的有效值的條件下對列進行掃描。通過對有效信號的判斷得出具體按下的鍵盤。iii. 將鍵盤的數(shù)字轉(zhuǎn)換為數(shù)碼管段碼并輸出顯示。4實驗體會此實驗中最大的問題是對仿真硬件的研究不到位,總想對列進行掃描結(jié)果總是失敗,知道發(fā)現(xiàn)行列之間的那個二極管,才知道應(yīng)該對行掃描。通過此次實驗掌握了矩陣鍵盤的掃描方法, 也提醒自己在以后的實驗中要注意硬件仿真模塊的研究。實驗八LPM的使用1實驗要求;.自主選擇兩個 LPM 模塊組成一時序系統(tǒng), 實現(xiàn)功能測試,

9、并理解每個 LPM 的所有參數(shù)含義。2硬件設(shè)計思路經(jīng)研究發(fā)現(xiàn) LPM模塊下有 16 進制計數(shù)器,所以有想法把 16 進制轉(zhuǎn)換為 10 進制計數(shù),并通過 7448 進行譯碼數(shù)碼管顯示,需要有一個外部時鐘信號輸入端,并且有 7 段段碼輸出端。3軟件程序流程i. 設(shè)置 LPM模塊分別為( 1)4 位輸出,向上計數(shù)。(2)2 進制數(shù)輸出,時鐘使能。(3)同步清零。ii. 將輸出四位信號給 7448 譯碼并顯示。iii. 在計數(shù)到 9 使同步清零。4實驗體會此實驗中對 LPM的參數(shù)的理解是一個重點,在實驗中需要將總線分開顯示遇到了總線下的分線的使用的問題。課程心得及建議這門課程讓我對電路設(shè)計有了新的認識, 全智能下的電路設(shè)置充滿了無窮的魅力,但在課程實驗中總是會遇到很多的問題, VHDL這種新的語言雖然與其他語言有相似之處, 但是其獨有的邏輯語言, 以及語法規(guī)則讓我開始設(shè)計時有些棘手,因為總想用 C 語言的設(shè)計理念來書寫 VHDL語言,結(jié)果程序總是報錯。開始時喜歡先用 C 把思路寫好,再翻譯成 VHDL語言,但發(fā)現(xiàn)這樣改錯很慢。幾次實驗之后把 VHDL語言重新學習了一

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論