時序邏輯電路2

1、第六講第六講 時序邏輯電路時序邏輯電路 6.2 6.2 時序邏輯電路的一般分析方法時序邏輯電路的一般分析方法6.3 6.3 計數(shù)器計數(shù)器6.4 6.4 數(shù)碼寄存器與移位寄存器數(shù)碼寄存器與移位寄存器6.5 6.5 時序邏輯電路的設計方法時序邏輯電路的設計方法6.1 6.1 時序邏輯電路的基本概念時序邏輯電路的基本概念6.1 6.1 時序邏輯電路的基本概念時序邏輯電路的基本概念組組合合電電路路觸觸發(fā)發(fā)器器電電路路X1XiZ1ZjQ1QmD1Dm輸入信號信號輸出觸發(fā)器觸發(fā)器輸入信號輸出信號CP一、一、 時序邏輯電路的結構及特點時序邏輯電路的結構及特點 時序邏輯電路時序邏輯電路任何一個時刻的輸出狀態(tài)不

2、僅取決于當時的任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，還與電路的原狀態(tài)有關輸入信號，還與電路的原狀態(tài)有關。 時序電路的特點：（時序電路的特點：（1 1）含有記憶元件（最常用的是觸發(fā)器）。）含有記憶元件（最常用的是觸發(fā)器）。 （2 2）具有反饋通道。具有反饋通道。一、分析時序邏輯電路的一般步驟一、分析時序邏輯電路的一般步驟 1 1由邏輯圖寫出下列各邏輯方程式：由邏輯圖寫出下列各邏輯方程式： （1 1）各觸發(fā)器的時鐘方程。）各觸發(fā)器的時鐘方程。 （2 2）時序電路的輸出方程。）時序電路的輸出方程。 （3 3）各觸發(fā)器的驅動方程。）各觸發(fā)器的驅動方程。 2 2將驅動方程代入相應觸發(fā)器的特性方

3、程，求得時序邏輯電路將驅動方程代入相應觸發(fā)器的特性方程，求得時序邏輯電路的狀態(tài)方程。的狀態(tài)方程。 3 3根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。狀態(tài)圖或時序圖。 4根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。能。6.2 6.2 時序邏輯電路的一般分析方法時序邏輯電路的一般分析方法二、同步時序邏輯電路的分析舉例二、同步時序邏輯電路的分析舉例例例6.2.1：試分析如圖所示的時序邏輯電路。試分析如圖所示的時序邏輯電路。解：該電路為同步時序邏輯電路，時鐘方程可

4、以不寫。解：該電路為同步時序邏輯電路，時鐘方程可以不寫。（1）寫出輸出方程：）寫出輸出方程： nnQQXZ01)( nQXJ10 10 KnQXJ01 11 K （2 2）寫出驅動方程：）寫出驅動方程：0=11K1J1=11K=11JZ1CPX0QC1Q11FF&C1FF（3）寫出）寫出JK觸發(fā)器的特性方程，然后將各驅動方程代入觸發(fā)器的特性方程，然后將各驅動方程代入JK觸發(fā)器的觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：特性方程，得各觸發(fā)器的次態(tài)方程：（4）作狀態(tài)轉換表及狀態(tài)圖）作狀態(tài)轉換表及狀態(tài)圖 當當X=0時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：作出作出X=0的狀態(tài)表：

5、的狀態(tài)表：nnnnnQQXQKQJQ01000010)( nnnnnQQXQKQJQ10111111) (nnnQQQ0110 nnnQQQ1011 輸出方程簡化為：輸出方程簡化為：nnQQZ01 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 00 1 0 11 0 0 1 0 0 0 0 1 X X= =0 0時時的的狀狀態(tài)態(tài)圖圖/1Q/0Q/000110100nnQQXZ01)( nQXJ10 10 KnQXJ01 11 K當當X=1時：觸發(fā)器的次態(tài)方程簡化為：時：觸發(fā)器的次態(tài)方程簡化為：作出作出X=1的狀態(tài)表：的狀態(tài)表：將將X=0與與X=1的狀態(tài)圖

6、合并起來得完整的狀態(tài)圖。的狀態(tài)圖合并起來得完整的狀態(tài)圖。nnnQQQ0110 nnnQQQ1011 輸出方程簡化為：輸出方程簡化為：nnQQZ01 各觸發(fā)器的次態(tài)方程：各觸發(fā)器的次態(tài)方程：nnnnnQQXQKQJQ01000010)( nnnnnQQXQKQJQ10111111) (現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 01 0 1 00 1 1 0 1 0 0 0 0 X X= =1 1時時的的狀狀態(tài)態(tài)圖圖/00010/0Q0101/1Q1/0010/11/10/0000/0101/0完完整整的的狀狀態(tài)態(tài)圖圖nnQQXZ01)( 根據(jù)狀態(tài)表或狀

7、態(tài)圖，根據(jù)狀態(tài)表或狀態(tài)圖， 可畫出在可畫出在CP脈沖作用下電路的時序圖。脈沖作用下電路的時序圖。（5 5）畫時序波形圖。）畫時序波形圖。1/0010/11/10/0000/0101/0XCP1234560QZ1Q（6 6）邏輯功能分析：）邏輯功能分析： 當當X=1=1時，按照減時，按照減1 1規(guī)律規(guī)律從從1001001010010010循環(huán)變化，循環(huán)變化，并每當轉換為并每當轉換為0000狀態(tài)（最小數(shù)）時，狀態(tài)（最小數(shù)）時，輸出輸出Z=1=1。 該電路一共有該電路一共有3 3個狀態(tài)個狀態(tài)0000、0101、1010。 當當X=0=0時，按照加時，按照加1 1規(guī)律從規(guī)律從0001100000011

8、000循環(huán)變化，循環(huán)變化，并每當轉換為并每當轉換為1010狀態(tài)（最大數(shù)）時，輸出狀態(tài)（最大數(shù)）時，輸出Z=1=1。所以該電路是一個可控的所以該電路是一個可控的3 3進制計數(shù)器。進制計數(shù)器。1/0010/11/10/0000/0101/0完完整整的的狀狀態(tài)態(tài)圖圖CP1 1= =Q0 0 （當（當FF0 0的的Q0 0由由0101時，時，Q1 1才可能改變狀態(tài)。）才可能改變狀態(tài)。）三、異步時序邏輯電路的分析舉例三、異步時序邏輯電路的分析舉例例例6.2.2：試分析如圖所示的時序邏輯電路試分析如圖所示的時序邏輯電路該電路為異步時序邏輯電路。具體分析如下：該電路為異步時序邏輯電路。具體分析如下：（1 1

9、）寫出各邏輯方程式。）寫出各邏輯方程式。時鐘方程：時鐘方程：CP0 0= =CP （時鐘脈沖源的上升沿觸發(fā)。（時鐘脈沖源的上升沿觸發(fā)。）C1FF01D1FFC11DCP0QQ1Z&輸出方程：輸出方程：各觸發(fā)器的驅動方程：各觸發(fā)器的驅動方程：（3）作狀態(tài)轉換表。）作狀態(tài)轉換表。（2）將各驅動方程代入）將各驅動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：nnQDQ0010 （CP由由01時此式有效）時此式有效） 1111nnQDQ （Q0由由01時此式有效）時此式有效） nnQQZ01 nQD00 nQD11 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)輸輸 出出時鐘

10、脈沖時鐘脈沖Q1 n Q0 n Q1 n+1 Q0 n+1 ZCP1 CP0 CP1 1= =Q0 0時鐘方程：時鐘方程：CP0 0= =CP0 0 1 0 0 0 111 1 01 0 1 010 0 100 0 （4）作狀態(tài)轉換圖、時序圖。）作狀態(tài)轉換圖、時序圖。（5 5）邏輯功能分析）邏輯功能分析 該電路一共有該電路一共有4個狀態(tài)個狀態(tài)00、01、10、11，在，在CP作用下，按照減作用下，按照減1規(guī)律循規(guī)律循環(huán)變化，所以是一個環(huán)變化，所以是一個4進制減法計進制減法計數(shù)器數(shù)器，Z是借位信號。是借位信號。Q/0/0/110111000Q/001CPZ1QQ0計數(shù)器計數(shù)器用以統(tǒng)計輸入脈沖用以

11、統(tǒng)計輸入脈沖CPCP個數(shù)的電路。個數(shù)的電路。 6.3 6.3 計數(shù)器計數(shù)器計數(shù)器的分類：計數(shù)器的分類：（2 2）按數(shù)字的增減趨勢可分為加法計數(shù)器、減）按數(shù)字的增減趨勢可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。法計數(shù)器和可逆計數(shù)器。（1 1）按計數(shù)進制可分為二進制計數(shù)器和非二進）按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器。制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。非二進制計數(shù)器中最典型的是十進制計數(shù)器。（3 3）按計數(shù)器中觸發(fā)器翻轉是否與計數(shù)脈沖同）按計數(shù)器中觸發(fā)器翻轉是否與計數(shù)脈沖同步分為同步計數(shù)器和異步計數(shù)器。步分為同步計數(shù)器和異步計數(shù)器。 一、二進制計數(shù)器一、二進制計數(shù)器1 1二

12、進制異步計數(shù)器二進制異步計數(shù)器 （1 1）二進制異步加法計數(shù)器（）二進制異步加法計數(shù)器（4 4位）位） 工作原理：工作原理： 4個個JK觸發(fā)器都接成觸發(fā)器都接成T觸發(fā)器。觸發(fā)器。 每當每當Q2由由1變變0，F(xiàn)F3向相反的狀態(tài)翻轉一次。向相反的狀態(tài)翻轉一次。 每來一個每來一個CP的下降沿時，的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉一次；向相反的狀態(tài)翻轉一次； 每當每當Q0由由1變變0，F(xiàn)F1向相反的狀態(tài)翻轉一次；向相反的狀態(tài)翻轉一次； 每當每當Q1由由1變變0，F(xiàn)F2向相反的狀態(tài)翻轉一次；向相反的狀態(tài)翻轉一次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC1

13、1KQ31CR計數(shù)脈沖清零脈沖QQQQ用用“觀察法觀察法”作出該電路的時序波形圖和狀態(tài)圖。作出該電路的時序波形圖和狀態(tài)圖。由時序圖可以看出，由時序圖可以看出，Q0 0、Ql、Q2 2、Q3 3的周期分別是計數(shù)脈沖的周期分別是計數(shù)脈沖( (CP) )周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而計數(shù)器也可作為分頻器。倍，因而計數(shù)器也可作為分頻器。CPQ0Q1Q2Q3000100110110101000101000010110010100Q1101111101110Q31011Q100001100Q20111（2 2）二進制異步減法計數(shù)器）二進制異步減法計數(shù)器用用4 4個上

14、升沿觸發(fā)的個上升沿觸發(fā)的D觸發(fā)器組成的觸發(fā)器組成的4 4位異步二進制減法計數(shù)器。位異步二進制減法計數(shù)器。 工作原理：工作原理：D觸發(fā)器也都接成觸發(fā)器也都接成T觸發(fā)器觸發(fā)器。 由于是上升沿觸發(fā)，則應將低位觸發(fā)器的由于是上升沿觸發(fā)，則應將低位觸發(fā)器的Q端與相鄰高位觸發(fā)端與相鄰高位觸發(fā)器的時鐘脈沖輸入端相連，即從器的時鐘脈沖輸入端相連，即從Q端取借位信號。端取借位信號。 它也同樣具有分頻作用。它也同樣具有分頻作用。C1CPFF31DQ3計數(shù)脈沖QRQ31DQQ22FFC1R2Q1DQQ11FFC1R1Q1DQQ00FFC1R0Q清零脈沖CR二進制異步減法計數(shù)器的二進制異步減法計數(shù)器的時序波形圖和狀態(tài)

15、圖。時序波形圖和狀態(tài)圖。 在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉必須在相鄰觸發(fā)器產(chǎn)生進位信號在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉必須在相鄰觸發(fā)器產(chǎn)生進位信號（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。為為了提高計數(shù)速度，可采用同步計數(shù)器。了提高計數(shù)速度，可采用同步計數(shù)器。 CPQ0Q1Q2Q32310QQQ Q00001111111011011100101110011010100001110110010101000011001000012 2二進制同步計數(shù)器二進制同步計數(shù)器（1 1）二進制同步加法計數(shù)器）二進制同步加

16、法計數(shù)器 由于該計數(shù)器的由于該計數(shù)器的翻轉規(guī)律性較強，只翻轉規(guī)律性較強，只需用需用“觀察法觀察法”就可就可設計出電路：設計出電路：因為是因為是“同步同步”方式，方式，所以將所有觸發(fā)器的所以將所有觸發(fā)器的CPCP端連在一起，接計端連在一起，接計數(shù)脈沖。數(shù)脈沖。 然后分析狀態(tài)圖，然后分析狀態(tài)圖，選擇適當?shù)倪x擇適當?shù)腏KJK信號。信號。計數(shù)脈沖計數(shù)脈沖序號序號電電 路路 狀狀 態(tài)態(tài)等效十進等效十進制數(shù)制數(shù)Q3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01

17、 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 001234567891011121314150FF1KRC11J清零脈沖Q01K1QQFFC11JQ1K計數(shù)脈沖&22FF1J&01JQCP3R1KQCRQC11&RR3FFC1Q1分析狀態(tài)圖可見：分析狀態(tài)圖可見：FF0 0：每來一個：每來一個CP，向相反的狀態(tài)翻轉一次。所以選：向相反的狀態(tài)翻轉一次。所以選：J0 0= =K0 0=1=1FF1 1：當：當Q0 0=1=1時，來一個時，來一個CP，向相反的狀態(tài)翻轉一次。向相反的狀態(tài)翻轉一次。所以選：所以選：J1

18、1= =K1 1= = Q0 0FF2 2：當：當Q0 0Q1 1=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉一次。向相反的狀態(tài)翻轉一次。所以選：所以選：J2 2= =K2 2= = Q0 0Q1 1FF3 3： 當當Q0 0Q1 1Q2 2=1=1時，時， 來一個來一個CP，向相反的狀態(tài)翻轉一次。向相反的狀態(tài)翻轉一次。所以選：所以選：J3 3= =K3 3= = Q0 0Q1 1Q2 2（2 2）二進制同步減法計數(shù)器）二進制同步減法計數(shù)器分析分析4 4位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅動方程改為：觸發(fā)器的

19、驅動方程改為： 將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/ /減控制信號減控制信號X便構便構成成4 4位二進制同步可逆計數(shù)器，各觸發(fā)器的驅動方程為：位二進制同步可逆計數(shù)器，各觸發(fā)器的驅動方程為：就構成了就構成了4 4位二進制同步減法計數(shù)器。位二進制同步減法計數(shù)器。（3 3）二進制同步可逆計數(shù)器）二進制同步可逆計數(shù)器21033QQQKJ 1022QQKJ 011QKJ 100 KJ21021033QQQXQQXQKJ 101022QQXQXQKJ 0011QXXQKJ 100 KJ 當控制信號當控制信號X=1時，時，F(xiàn)F1FF3中的各中的各J、K端

20、分別與低位各觸發(fā)器的端分別與低位各觸發(fā)器的Q端相連，作加法計數(shù)。端相連，作加法計數(shù)。作出二進制同步可逆計數(shù)器的邏輯圖：作出二進制同步可逆計數(shù)器的邏輯圖：實現(xiàn)了可逆計數(shù)器的功能。實現(xiàn)了可逆計數(shù)器的功能。 當控制信號當控制信號X=0時，時，F(xiàn)F1FF3中的各中的各J、K端分別與低位各觸發(fā)器端分別與低位各觸發(fā)器的端相連，作減法計數(shù)。的端相連，作減法計數(shù)。QQR02Q11JQCRRQFF清零脈沖FFC10C11K1K計數(shù)脈沖1K1QC12RCPQ1J1FF1J1J1KQR3C1FF3Q&111X加/減控制信號3 3集成二進制計數(shù)器舉例集成二進制計數(shù)器舉例 （1 1）4 4位二進制同步加法計數(shù)器

21、位二進制同步加法計數(shù)器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET11D2D3DCPLDRDRCO 異步清零。異步清零。7416174161具有以下功能：具有以下功能： 計數(shù)。計數(shù)。 同步并行預置數(shù)。同步并行預置數(shù)。RCO為進位輸出端。為進位輸出端。 保持。保持。01111RD清零清零0111LD預置預置 0 01 1EP ET使能使能CP時鐘時鐘 d3 d2 d1 d0 D3 D2 D1 D0預

22、置數(shù)據(jù)輸入預置數(shù)據(jù)輸入0 0 0 0d3 d2 d1 d0保保 持持保保 持持計計 數(shù)數(shù)Q3 Q2 Q1 Q0輸出輸出工作模式工作模式異步清零異步清零同步置數(shù)同步置數(shù)數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)加法計數(shù)7416174161的功能表的功能表41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零異步同步置數(shù)加法計數(shù)保持（2）4位二進制同步可逆計數(shù)器位二進制同步可逆計數(shù)器741910111LD預置預置100EN使能使能01D/ U加

23、加/減控制減控制CP時鐘時鐘d3 d2 d1 d0 D3 D2 D1 D0預置數(shù)據(jù)輸入預置數(shù)據(jù)輸入d3 d2 d1 d0保保 持持計計 數(shù)數(shù)計計 數(shù)數(shù)Q3 Q2 Q1 Q0輸輸 出出工作模式工作模式異步置數(shù)異步置數(shù)數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)加法計數(shù)減法計數(shù)減法計數(shù)74191的功能表的功能表LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MINRCOCP0D二、非二進制計數(shù)器二、非二進制計數(shù)器N進制計數(shù)器又稱模進制計數(shù)器又稱模N計數(shù)器。計數(shù)器。當當

24、N=2n時，就是前面討論的時，就是前面討論的n位二進制計數(shù)器；位二進制計數(shù)器；當當N2n時，為非二進制計數(shù)器。非二進制計數(shù)時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器。器中最常用的是十進制計數(shù)器。1 1 84218421BCD碼同步十進制加法計數(shù)器碼同步十進制加法計數(shù)器用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。（1）寫出驅動方程：）寫出驅動方程：10 J10 KnnQQJ031 nQK01 nnQQJ012 nnQQK012 nnnQQQJ0123 n03QK QQ1KR1J2QC10C111JFFRQ計數(shù)脈沖清

25、零脈沖CR0Q1JRFFQ11KC13FF1KRFFC1CP2Q1Q1K1J3&然后將各驅動方程代入然后將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程:（2）轉換成次態(tài)方程：）轉換成次態(tài)方程： 先寫出先寫出JK觸發(fā)器的特性方程觸發(fā)器的特性方程nnQQJ031 10 J10 KnQK01 nnQQJ012 nnQQK012 nnnQQQJ0123 n03QK nnnQKQJQ 1nnnnQQKQJQ0000010 nnnnnnnnQQQQQQKQJQ10103111111 nnnnnnnnnQQQQQQQKQJQ201201222212

26、nnnnnnnnnQQQQQQQKQJQ303012333313 （3）作狀態(tài)轉換表。）作狀態(tài)轉換表。設初態(tài)為設初態(tài)為Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次態(tài)方程進行計算，得狀態(tài)轉換表。，代入次態(tài)方程進行計算，得狀態(tài)轉換表。現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)Q3 n Q2 n Q1 n Q0 n Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 nnQQ010 nnnnnnQQQQQQ1010311 nnnnnnnQQQQQQQ20120112 nnnnnnnQQQQQQQ30301213 0 0 0 010000 0 0 10 0 1 00 0 1 10 1 0 00 1 0

27、10 1 1 00 1 1 11 0 0 01 0 0 1010011000010000010100110111000011001（4 4）作狀態(tài)圖）作狀態(tài)圖 和時序圖。和時序圖。2310QQQ Q0000100001000011000100101001010101100111CP12345678910Q0Q1Q2Q3（5）檢查電路能否自啟動）檢查電路能否自啟動 用同樣的分析方法分別求出用同樣的分析方法分別求出6種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉換圖。轉換圖。 由于電路中有由于電路中有4個觸發(fā)器，它們的狀態(tài)組合共有個觸發(fā)器，它們的狀態(tài)組合共有16種。而在種。

28、而在8421BCD碼碼計數(shù)器中只用了計數(shù)器中只用了10種，稱為有效狀態(tài)。其余種，稱為有效狀態(tài)。其余6種狀態(tài)稱為無效狀態(tài)。種狀態(tài)稱為無效狀態(tài)。 當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用下，最終進入有效狀態(tài)，我們就稱該電路具有下，最終進入有效狀態(tài)，我們就稱該電路具有自啟動自啟動能力能力。1001000010001Q3010100100100QQ有效循環(huán)0011Q01100111100002111111101101110010101011可見，該計數(shù)器能夠自啟動。可見，該計數(shù)器能夠自啟動。nnQQ010 nnnnnnQQ

29、QQQQ1010311 nnnnnnnQQQQQQQ20120112 nnnnnnnQQQQQQQ30301213 28421BCD碼異步十進制加法計數(shù)器碼異步十進制加法計數(shù)器CP2 2= =Q1 1 （當（當FF1 1的的Q1 1由由1010時，時，Q2 2才可能改變狀態(tài)。）才可能改變狀態(tài)。）用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：（1 1）寫出各邏輯方程式。）寫出各邏輯方程式。 時鐘方程：時鐘方程： CP0 0= =CP （時鐘脈沖源的下降沿觸發(fā)。）（時鐘脈沖源的下降沿觸發(fā)。）CP1 1= =Q0 0 （當（當FF0 0的

30、的Q0 0由由1010時，時，Q1 1才可能改變狀態(tài)。才可能改變狀態(tài)。) )CP3 3= =Q0 0 （當（當FF0 0的的Q0 0由由1010時，時，Q3 3才可能改變狀態(tài)才可能改變狀態(tài)) )1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖清零脈沖QQQQ&各觸發(fā)器的驅動方程：各觸發(fā)器的驅動方程：10 J10 KnQJ31 11 K12 J12 KnnQQJ123 13 K1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR計數(shù)脈沖清零脈沖QQQQ&（2）將

31、各驅動方程代入）將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：次態(tài)方程：nnnnQQKQJQ0000010 （CP由由10時此式有效）時此式有效） nnnnnQQQKQJQ13111111 （Q0由由10時此式有效）時此式有效） nnnnQQKQJQ2222212 （Q1由由10時此式有效）時此式有效） nnnnnnQQQQKQJQ312333313 （Q0由由10時此式有效）時此式有效） 10 J10 KnQJ31 11 K12 J12 KnnQQJ123 13 K （3）作狀態(tài)轉換表。）作狀態(tài)轉換表。設初態(tài)為設初態(tài)為Q3Q2Q1Q0=0000，代

32、入次態(tài)方程進行計算，得狀態(tài)轉換表。，代入次態(tài)方程進行計算，得狀態(tài)轉換表。nnQQ212 nnQQ010 （CP由由10時）時） nnnQQQ1311 （Q0由由10時）時） （Q1由由10時）時） nnnnQQQQ31213 （Q0由由10時）時） 現(xiàn)現(xiàn) 態(tài)態(tài)次次 態(tài)態(tài)時鐘脈沖時鐘脈沖Q3 n Q2 n Q1 n Q0Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 CP3 CP2 CP1 CP00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1100001001100001000001010011

33、01110000110010000000000000000013 3集成十進制計數(shù)器舉例集成十進制計數(shù)器舉例（1 1）84218421BCD碼同步加法計數(shù)器碼同步加法計數(shù)器741607416001111RD清零清零0111LD預置預置 0 01 1EP ET使能使能CP時鐘時鐘 d3 d2 d1 d0 D3 D2 D1 D0預置數(shù)據(jù)輸入預置數(shù)據(jù)輸入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十進制計十進制計 數(shù)數(shù)Q3 Q2 Q1 Q0輸出輸出工作模式工作模式異步清零異步清零同步置數(shù)同步置數(shù)數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持加法計數(shù)加法計數(shù)7416074160的功能表的功能表3Q2QE

34、TCP0D1D2D3DRCO1Q0Q74160EPRDDL41235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCO（2 2）二）二五五十進制異步加法計數(shù)器十進制異步加法計數(shù)器7429074290二進制計數(shù)器的時鐘輸入端為二進制計數(shù)器的時鐘輸入端為CP1 1，輸出端為，輸出端為Q0 0；五進制計數(shù)器的時鐘輸入端為五進制計數(shù)器的時鐘輸入端為CP2 2，輸出端為，輸出端為Q1 1、Q2 2、Q3 3。7429074290包含一個獨立的包含一個獨立的1 1位二進制計數(shù)器和一個獨立的五進制計數(shù)器。位二進制計數(shù)器和一個獨立的五進制計數(shù)器

35、。 如果將如果將Q0 0與與CP2 2相連，相連，CP1 1作時鐘輸入端，作時鐘輸入端，Q0 0Q3 3作輸出端，則為作輸出端，則為84218421BCD碼十進制計數(shù)器。碼十進制計數(shù)器。如果將如果將Q3與與CP0相連，相連，CP2作時鐘輸入端，從高作時鐘輸入端，從高位到低位的輸出為位到低位的輸出為Q0 Q3 Q2 Q1 時，則構成時，則構成5421BCD碼十進制計數(shù)器。碼十進制計數(shù)器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1QSS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR11& 7429074290的功能：的功能： 異步清零。異

36、步清零。 計數(shù)。計數(shù)。 異步置數(shù)（置異步置數(shù)（置9 9）。）。 復位輸入復位輸入置位輸入置位輸入時時 鐘鐘輸輸 出出工作模式工作模式R0（1） R0（2）R9（1） R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0異步清零異步清零0 01 11 11 0 0 11 0 0 1異步置數(shù)異步置數(shù)0 0 0 00 00 0計計 數(shù)數(shù)計計 數(shù)數(shù)計計 數(shù)數(shù)計計 數(shù)數(shù)加法計數(shù)加法計數(shù)4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRR三、集成計數(shù)器的應用三、集成計數(shù)器的應用（1 1）同

37、步級聯(lián)。）同步級聯(lián)。例：用兩片例：用兩片4 4位二進制加法計數(shù)器位二進制加法計數(shù)器7416174161采用同步級聯(lián)方式構成的采用同步級聯(lián)方式構成的8 8位位二進制同步加法計數(shù)器，模為二進制同步加法計數(shù)器，模為161616=25616=256。1 1計數(shù)器的級聯(lián)計數(shù)器的級聯(lián)3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111計數(shù)脈沖清零脈沖0132Q Q Q Q4576Q Q Q Q（2 2）異步級聯(lián)）異步級聯(lián) 例：用兩片例：用兩片74191采用異步級聯(lián)方式構成采用異步級聯(lián)方式構成8位二進制位

38、二進制異步可逆計數(shù)器。異步可逆計數(shù)器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)計數(shù)脈沖D/UENL0132Q Q Q QQ6Q7Q4Q5D（3）用計數(shù)器的輸出端作進位）用計數(shù)器的輸出端作進位/借位端借位端有的集成計數(shù)器沒有進位有的集成計數(shù)器沒有進位/借位輸出端，這時可根據(jù)具體情況，借位輸出端，這時可根據(jù)具體情況，用計數(shù)器的輸出信號用計數(shù)器的輸出信號Q3、Q2、Q1、Q0產(chǎn)生一個進位產(chǎn)生一個進位/借位。借位。例：用兩片例：用兩片74290采用異步級聯(lián)方式組成的二位采

39、用異步級聯(lián)方式組成的二位8421BCD碼十進制碼十進制加法計數(shù)器。加法計數(shù)器。 模為模為1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)計數(shù)脈沖置數(shù)脈沖清零脈沖個位輸出十位輸出01Q2QQ3Q01Q2QQ3Q2 2組成任意進制計數(shù)器組成任意進制計數(shù)器（1）異步清零法）異步清零法適用于具有異步清零端的集成計數(shù)器。適用于具有異步清零端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。EWB演示演示160組

40、成組成6進制進制Q2EPD2CPETQ計數(shù)脈沖DR1RCO0QQQ11DQLD7416123110D3D0QQ32310QQQ Q0000100001000011000100101001010101100111&（2）同步清零法）同步清零法同步清零法適用于具有同步清零端的集成計數(shù)器。同步清零法適用于具有同步清零端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74163和與非門組成的和與非門組成的6進制計數(shù)器。進制計數(shù)器。QDRETEP74163DRCO33QD211QL010QDCPDD1計數(shù)脈沖2&0132Q Q Q Q3Q0010000000011Q0001Q1Q01002

41、0101EWB演示演示163組成組成6進制進制（3）異步預置數(shù)法）異步預置數(shù)法異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74191和與非門組成的余和與非門組成的余3碼碼10進制計數(shù)器。進制計數(shù)器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100計數(shù)脈沖&Q30QQ21Q1100011001101001101002Q11011QQQ3010101111001011010001010EWB演示演示191組成組成余余3碼十進制碼十進制（4）同步預置數(shù)法）同步預置數(shù)法同步預置數(shù)

42、法適用于具有同步預置端的集成計數(shù)器。同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。例：用集成計數(shù)器例：用集成計數(shù)器74160和與非門組成的和與非門組成的7進制計數(shù)器。進制計數(shù)器。QDRETEP74160DRCO33QD211QL010QDCPDD1計數(shù)脈沖200111Q30QQ21Q3Q0101000110111Q0100Q1Q1000210010110EWB演示演示160組成組成7進制進制例例6.3.16.3.1 用用7416074160組成組成4848進制計數(shù)器。進制計數(shù)器。先將兩芯片采用同步級聯(lián)方式連接成先將兩芯片采用同步級聯(lián)方式連接成100100進制計數(shù)器，進制計數(shù)器， 然后再用異步清

43、零法組成了然后再用異步清零法組成了4848進制計數(shù)器。進制計數(shù)器。解：解：因為因為N4848，而，而7416074160為模為模1010計數(shù)器，所以要用兩片計數(shù)器，所以要用兩片7416074160構成構成. .。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO74160(2)L21ETQDQR2DEP1計數(shù)脈沖&113 3組成分頻器組成分頻器前面提到，模前面提到，模N計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖計數(shù)器進位輸出端輸出脈沖的頻率是輸入脈沖頻率的頻率的1/1/N，因此可用模，因此可用模N計數(shù)器組成計數(shù)器組成N分頻器。分頻

44、器。解：解： 因為因為32768=232768=21515，經(jīng)，經(jīng)1515級二分頻，就可獲得頻率為級二分頻，就可獲得頻率為1 1Hz的脈沖的脈沖信號。因此將四片信號。因此將四片7416174161級聯(lián)，從高位片（級聯(lián)，從高位片（4 4）的）的Q2 2輸出即可。輸出即可。例例6.3.26.3.2 某石英晶體振蕩器輸出脈沖信號的頻率為某石英晶體振蕩器輸出脈沖信號的頻率為3276832768Hz，用，用7416174161組成分頻器，將其分頻為頻率為組成分頻器，將其分頻為頻率為1 1Hz的脈沖信號。的脈沖信號。1DET1D31RCOD102LDQ3Q01CPD3DQDDQD74161(4)RCOQD

45、RCOL0CPD13101QRQD3DEPQ2D2DDCP1CPR023RD74161(2)Q QRQQETD74161(3)2121D00QEP31ETET1Q21D=32768HzRCODD0EPQD=1Hzf1EPf1174161(1)DLQ32L3214212212115214 4組成序列信號發(fā)生器組成序列信號發(fā)生器序列信號序列信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。例：用例：用74161及門電路構成序列信號發(fā)生器。及門電路構成序列信號發(fā)生器。其中其中74161與與G1構成了一個模構成了一個模5計數(shù)器。計數(shù)器。 ，因此，這是一個，因

46、此，這是一個01010序列信號發(fā)生器，序列長度序列信號發(fā)生器，序列長度P=5。20QQZ 3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11&ZCP&1G1G2G30132Q Q Q Q01010Z輸出輸出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 態(tài)態(tài)0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n Q0 n 現(xiàn)現(xiàn) 態(tài)態(tài)狀狀 態(tài)態(tài) 表表 例例6.3.3 試用計數(shù)器試用計數(shù)器74161和數(shù)據(jù)選擇器設計一個和數(shù)據(jù)選擇器設計一個01100011序列發(fā)生器。序列發(fā)生器。 解：解：由

47、于序列長度由于序列長度P=8，故將，故將74161構成模構成模8計數(shù)器，并選計數(shù)器，并選用數(shù)據(jù)選擇器用數(shù)據(jù)選擇器74151產(chǎn)生所需序列。產(chǎn)生所需序列。112DD0RETDEPDLCPQQ31741613QD1RCO2QD0CP1DZ2D74151D6DDDG74Y3D150DY0A1A2A111100005組成脈沖組成脈沖 分配器分配器074138Y2DD1Y3GY1ETQD32AGACPR27AYCPY652AQD022B03000YQ11Y6RCO3Q4EP0741611YD7Y21DY15YY1YYGLYY411CPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y6.4 6.4 數(shù)碼寄存器與

48、移位寄存器數(shù)碼寄存器與移位寄存器集成數(shù)碼寄存器集成數(shù)碼寄存器74LSl75 ：一、一、 數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器數(shù)碼寄存器存儲二進制數(shù)碼的時序電路組件存儲二進制數(shù)碼的時序電路組件1DRC1QQR1DC1QRC11D1FFQ11Q2FFQ22Q3FFQ33Q1DD32D1DRC1R0101DQQFF0DQ0CP7474LS175175的功能的功能: :RD是異步清零控制端。是異步清零控制端。D0D3是并行數(shù)據(jù)輸入端，是并行數(shù)據(jù)輸入端，CP為時鐘脈沖端。為時鐘脈沖端。Q0Q3是并行數(shù)據(jù)輸出端。是并行數(shù)據(jù)輸出端。0111RD清零清零10CP時鐘時鐘 d0 d1 d2 d3 D0 D1 D2 D

49、3輸輸 入入0 0 0 0d0 d1 d2 d3保保 持持保保 持持Q0 Q1 Q2 Q3輸輸 出出工作模式工作模式異步清零異步清零數(shù)碼寄存數(shù)碼寄存數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持數(shù)據(jù)保持7474LS175175的功能表的功能表二二、移位寄存器、移位寄存器 移位寄存器移位寄存器不但可以寄存數(shù)碼，而且在移位脈沖作用不但可以寄存數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移動1 1位。位。1 1單向移位寄存器單向移位寄存器 （1 1）右移寄存器（）右移寄存器（D觸發(fā)器組成的觸發(fā)器組成的4 4位右移寄存器）位右移寄存器）右移寄存器的結構特點：右移寄

50、存器的結構特點：左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。左邊觸發(fā)器的輸出端接右鄰觸發(fā)器的輸入端。QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D0D1D20FF1FF2FF3FF并 行 輸 出D3移位脈沖移位脈沖輸入數(shù)碼輸入數(shù)碼輸輸 出出CPDIQ0 Q1 Q2 Q300 0 0 0 設移位寄存器的初始狀態(tài)為設移位寄存器的初始狀態(tài)為0000，串行輸入數(shù)碼，串行輸入數(shù)碼DI=1101，從高，從高位到低位依次輸入。其位到低位依次輸入。其狀態(tài)表如下：狀態(tài)表如下：QRC11D1DC1RQ1DC1RQ1DQRC1Q0Q1Q2Q3CPCRID串行輸入串行輸出D

51、0D1D20FF1FF2FF3FF并 行 輸 出D3111 0 0 01 1 0 012030 1 1 0141 0 1 1右移寄存器的時序圖：右移寄存器的時序圖： 由于右移寄存器移位的方向由于右移寄存器移位的方向為為DIQ0 0Q1 1Q2 2Q3 3，所以，所以又稱又稱上移寄存器上移寄存器。 在在4 4個個CPCP作用下，輸入的作用下，輸入的4 4位位串行數(shù)碼串行數(shù)碼11011101全部存入了寄存器全部存入了寄存器中。中。這種方式稱為這種方式稱為串行輸入方式串行輸入方式。619273584CP1D1I01203Q1QQQ移位脈沖移位脈沖輸入數(shù)碼輸入數(shù)碼輸輸 出出CPDIQ0 Q1 Q2 Q

52、30123411010 0 0 01 0 0 01 1 0 00 1 1 01 0 1 1（2 2）左移寄存器）左移寄存器 2 2 雙向移位寄存器雙向移位寄存器 將右移寄存器和左移寄存器組合起來，并引入一控制端將右移寄存器和左移寄存器組合起來，并引入一控制端S便構成便構成既可左移又可右移的雙向移位寄存器。既可左移又可右移的雙向移位寄存器。左移寄存器的結構特點：左移寄存器的結構特點：右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。右邊觸發(fā)器的輸出端接左鄰觸發(fā)器的輸入端。1DC1RQ1DQRC1Q1D1DC1C1RQRCPCRD01DFF0FF1FF23FF20并 行 輸 出3QQ1QQID串行輸入串行輸

53、出2D3D當當S=1時，時，D0=DSR、D1=Q0、D2=Q1、D3=Q2，實現(xiàn)右移操作；，實現(xiàn)右移操作；其中，其中，DSR為右移串行輸入端，為右移串行輸入端，DSL為左移串行輸入端。為左移串行輸入端。當當S=0時，時，D0=Q1、D1=Q2、D2=Q3、D3=DSL，實現(xiàn)左移操作。，實現(xiàn)左移操作。RFF1DC13Q&1R1DC12FFQ&1R1DC11FFQ&1FF&C1R01DQ1111QQQQ1302CPCR串行輸入SLD（左移）串行輸入DSR（右移）串行輸出DOR（右移）串行輸出DOL（左移）移位控制SS=1：右移S=0：左移并 行 輸 出 D D觸發(fā)

54、器組成的雙向移位寄存器：觸發(fā)器組成的雙向移位寄存器：三、集成移位寄存器三、集成移位寄存器741947419474194為四位雙向移位寄存器為四位雙向移位寄存器。 Q0和和Q3分別是左移和右移時的串行輸出端，分別是左移和右移時的串行輸出端，Q0、Q1、Q2和和Q3為為并行輸出端。并行輸出端。 DSL 和和DSR分別是左移和右移串行輸入。分別是左移和右移串行輸入。D0、D1、D2 2和和D3是并行輸是并行輸入端。入端。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCPSLSR01SRSL

55、S1CPDDDD74194的功能表的功能表輸輸 入入輸輸 出出工作模式工作模式清零清零控控 制制串行輸入串行輸入時鐘時鐘并行輸入并行輸入RDS1 S0DSL DSRCPD0 D1 D2 D3Q0 Q1 Q2 Q30 0 0 0 0異步清零異步清零10 0 Q0n Q1n Q2n Q3n保保 持持110 10 1 1 0 1 Q0n Q1n Q2n0 Q0n Q1n Q2n右右 移移111 01 01 0 Q1n Q2n Q3n 1Q1n Q2n Q3n 0左左 移移11 1 D0 D1 D2 D3D0 D1 D2 D3并行置數(shù)并行置數(shù)四、移位寄存器構成的移位型計數(shù)器四、移位寄存器構成的移位型計

56、數(shù)器 1. 環(huán)形計數(shù)器環(huán)形計數(shù)器 環(huán)形計數(shù)器的特點：環(huán)形計數(shù)器的特點： 電路簡單，電路簡單，N位移位寄存器可以計位移位寄存器可以計N個數(shù)，實現(xiàn)模個數(shù)，實現(xiàn)模N計數(shù)器。狀態(tài)為計數(shù)器。狀態(tài)為1的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。的輸出端的序號等于計數(shù)脈沖的個數(shù)，通常不需要譯碼電路。0Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q0010100012扭環(huán)形計數(shù)器扭環(huán)形計數(shù)器為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。為了增加有效計數(shù)狀態(tài)，擴大計數(shù)器的模，可用扭環(huán)形計數(shù)器。 一般來說，一般來說，N位

57、移位寄存器可以組成模位移位寄存器可以組成模2N的扭環(huán)形計數(shù)器，只需將末級的扭環(huán)形計數(shù)器，只需將末級輸出反相后，接到串行輸入端。輸出反相后，接到串行輸入端。QD1SR013SQQSSLD74194DRDDCPQ02D1D32010清零1Q100000012QQ00000300111Q11000111111011116.5 6.5 時序邏輯電路的設計方法時序邏輯電路的設計方法一、同步時序邏輯電路的設計方法一、同步時序邏輯電路的設計方法1 1同步時序邏輯電路的設計步驟同步時序邏輯電路的設計步驟（3 3）狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當?shù)亩M制代碼分配給）狀態(tài)分配，又稱狀態(tài)編碼。即把一組適當?shù)亩M

58、制代碼分配給簡化狀態(tài)圖（表）中各個狀態(tài)。簡化狀態(tài)圖（表）中各個狀態(tài)。（1 1）根據(jù)設計要求，設定狀態(tài)，導出對應狀態(tài)圖或狀態(tài)表。）根據(jù)設計要求，設定狀態(tài)，導出對應狀態(tài)圖或狀態(tài)表。（2 2）狀態(tài)化簡。消去多余的狀態(tài)，得簡化狀態(tài)圖（表）。）狀態(tài)化簡。消去多余的狀態(tài)，得簡化狀態(tài)圖（表）。（4 4）選擇觸發(fā)器的類型。）選擇觸發(fā)器的類型。（5 5）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導出待設計）根據(jù)編碼狀態(tài)表以及所采用的觸發(fā)器的邏輯功能，導出待設計電路的輸出方程和驅動方程。電路的輸出方程和驅動方程。（6 6）根據(jù)輸出方程和驅動方程畫出邏輯圖。）根據(jù)輸出方程和驅動方程畫出邏輯圖。（7 7）檢查電路能

59、否自啟動。檢查電路能否自啟動。2 2同步計數(shù)器的設計舉例同步計數(shù)器的設計舉例例例6.5.16.5.1 設計一個同步設計一個同步5 5進制加法計數(shù)進制加法計數(shù)器器（2 2）狀態(tài)分配，列狀態(tài)轉換編碼表。）狀態(tài)分配，列狀態(tài)轉換編碼表。(1(1）根據(jù)設計要求，設定狀態(tài)，）根據(jù)設計要求，設定狀態(tài)，畫出狀態(tài)轉換圖。該狀態(tài)圖不須化簡。畫出狀態(tài)轉換圖。該狀態(tài)圖不須化簡。S0S1S2S3S4S0S1S2S3S4狀態(tài)轉換順序狀態(tài)轉換順序00001Y輸輸 出出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 態(tài)態(tài)0 0 0 0 0 10 1 00 1 11 0 0

60、 Q2 n Q1 n Q0 n 現(xiàn)現(xiàn) 態(tài)態(tài)狀態(tài)轉換編碼表狀態(tài)轉換編碼表（3 3）選擇觸發(fā)器。選用）選擇觸發(fā)器。選用JK觸發(fā)器。觸發(fā)器。（4 4）求各觸發(fā)器的驅動方程和進位輸出方程。）求各觸發(fā)器的驅動方程和進位輸出方程。 列出列出JK觸發(fā)器的驅動表觸發(fā)器的驅動表，畫出電路的次態(tài)卡諾圖。，畫出電路的次態(tài)卡諾圖。0 00 11 01 1Qn Qn+10 1 1 0J K JK觸發(fā)器的驅動表觸發(fā)器的驅動表 Q Q1 0n n2Qn1000011110001010100011000根據(jù)次態(tài)卡諾圖和根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅動表可得各觸發(fā)器的驅動卡諾圖：觸發(fā)器的驅動表可得各觸發(fā)器的驅動卡諾圖：0 00 11 01 1Qn Qn+10 1 1 0J K JK觸發(fā)器的驅動表觸發(fā)器的驅動表 Jn00n1Q10QQ101n112002Kn00n1Q10QQ101n11200200101 102QQJ 12 KQ Q10n n2Qn10000111100010101