DSP與單片機通信的多種方案設計

1、DSP與單片機通信的多種方案設計設置VC5402的McRSP輸出時鐘幀同步信號由內部采率發(fā)生 器產(chǎn)生，內部數(shù)據(jù)時鐘CLKG和幀同步信號FSG驅動發(fā)送時鐘CLKX 和同步FSX,輸入時也由內部采樣率發(fā)生器產(chǎn)，內部數(shù)據(jù)時鐘CLKG 驅動接收時鐘 CLKR，同時由CPU時鐘動采樣率發(fā)生器。慮到 AT89C51 口發(fā)送數(shù)據(jù)幀中第I位為起始位，因此可以用該位驅動輸入 幀同信號FSR，同時要置忽略幀同步號標志為1。其中FSG幀同步脈 沖寬度二CLKGFSG幀同步脈沖周期二CLKG ;采樣率生器分頻系數(shù) 二FIN/。SCI串連接如圖I所示。VC5402初始化：STM#SRGRl, SPSAlSTM#ooFE

2、H , SPSDl; FSG幀同步脈沖寬度為1個CLKG;波特率為 100MHz/=392156b/ sSTM#SRGR2, SPSAlSTM#3D00H , SPSDl;內部采樣率發(fā)器時鐘由 CPU驅動C51初始化：MOVTMOD , #20HMOVTLl , #FFHMOVTHl , #FFH; C51 波特率=*1 /一 24509b/sMOVSCON , #50H;置串口方式I，每一幀10數(shù)據(jù).允許接收MOVPCON , #80H;設置 SMOD=1VC5402 波特率/ C51 波率=16. 00049VC5402每發(fā)16數(shù)據(jù)，C51只采樣1位數(shù)據(jù)。在VC5402存儲器中辟一個空間對

3、每次發(fā)送的8位數(shù)據(jù)進行展，1位擴為16，0為0000H，I為FFFFH,共為128。在數(shù)據(jù)頭部填加16位起始位0000H，數(shù)據(jù)尾 部填加止位FFFFH。VC5402發(fā)送控制寄器XCR中設置XsoNormalstyle二“ MARGT0P:0px;MARGIN-B0TT0M:0px;TEXT-lNDENT:21pt;mso-char-i nden t-co un t:2.0;mso-char-i nden tsize:10.5pt C51每發(fā)1位數(shù)據(jù)，VC5402要采樣為16位數(shù)據(jù)。C51 一次發(fā)送的10位數(shù)據(jù)起始位觸發(fā) VC5402的接收幀同步由于 VC5402以16C51的采樣速率接收數(shù)據(jù)，

4、1位采樣為16位，0樣為0000H，1采樣為 FFFFH.只采樣發(fā)送來的10位中的前9位9位封裝144,即接收的1 幀數(shù)據(jù)完成VC5402將收到的144位數(shù)據(jù)在開辟存儲器空間存放，拋 棄前16位，剩下的128位里分成8組，每組16位。較其中間的8位， 假設有4位以上為1,那么16位為1,之那么為0。由此將接收到的144位 恢復為8位數(shù)據(jù)。為了不讓CPU頻繁地被數(shù)據(jù)接收和發(fā)送斷，將DMA和MCBSP聯(lián)合 使用來控制據(jù)的接收和發(fā)送。RRDY直接驅動MCBSP向DMAC接 收數(shù)事件，XRDY直接驅動MCBSP向DMAC發(fā)送數(shù)據(jù)事件SCI通信協(xié)議如圖2所示將C51置為主機，VC5402為從機。McBS

5、P的時鐘停止模式兼容SPI 模式，收局部和發(fā)送局部部同步。 McBSP可以作為SPI的從機或主 機。發(fā)送時BCLKX作為SPI協(xié)議移位時鐘SCK使，發(fā)送幀同步信 號BFSX作為從機使能信號nSS使用，接時鐘BCLKR和接收幀步信 號BFSR使用。它們在內局部別與 BCLKX和BFSX直接連接。BDX 作為MISO，而BDR作為MOSI，發(fā)送和接收具有相同長。C51中的并P1. 1P12作為擴展串行SPI輸人輸出與 VC5402連接，P1. 0作為串行鐘輸出口， P13作為幀同步信號輸出_SPI串口連接如3所。VC5402初化程序：STM#SPCRII, SPSAl;設置時鐘停止進入 MCBSP

6、的SPI模式STM#0X1000 , SPSDI;鐘開始于上升沿STM#SPCRI2, SPSAISTM#0X0040, SPSDI; XINT 由 XRDY 驅動STM#PCRI, SPSAISTM#0X000C, SPSDI;對發(fā)送和收時鐘，同步幀進行設置STM#RCRII . SPSAISTM#OXOOOO , SPSDI;接收數(shù)據(jù) I 幀 1 字. 1 字 8 位STM#XCRII , SPSAISTM#OXOOOO, SPSDI;發(fā)送據(jù) 1 幀 1 字. 1 字 8 位；P1.0發(fā)到VC5402的移位時鐘是保證DSP確采樣接收和發(fā)送數(shù)的時 鐘。它要保證和 C51的采樣接和發(fā)送數(shù)據(jù)的時

7、鐘一致.才使主從機 同步。HPI 一 8是一個8位的連接DSP與主機備或主處理器的并行接口。DSP與主機通DSP的片內RAM交數(shù)據(jù)，整個片內 RAM可以作為HPI 一 8的儲器。HPIA地址存放器只能由主機接訪問，存放當前尋 址的存儲的地址；HPID據(jù)鎖存器只能由主機直訪問，存放當前要寫 入或出的數(shù)據(jù)；HPIC控制存放器可以被主機和 VC5402同訪問。HPI 本身的硬件中斷邏可以完成主從設備之間的握手，機通過置HPIC中的特定位產(chǎn)DSP中斷，同樣DSP通過nHINT引腳對主機產(chǎn)生中。HRDY引腳用于自動調節(jié)主訪問HPI的度，使慢速外部主機 DSP能 很好地匹配。HRDY由HCS使，即當HCS

8、為高時HRDY 直為高 而當EMUI /nOFF為低時，HDRY輸出高阻HPI連如圖4所示 將C51置為主機，VC5402置從機。C51的PO 口和HPI的8位數(shù)據(jù)HDOHD7相作為數(shù)據(jù)傳輸通道，P1. 0P1. 3設置為出控制HPI 口的操作。中P1 . 0為讀寫控制選通信號連接HR / soNormalstyle二 “ MARGIOP:0px;MARGIN-BOTTOM:0pX >C51 與 VC5402的并行連接如圖5所示。主機接收和發(fā)送初始化程：RTITEADDRESS :;寫入VC5402存儲器地址信息CLRP1. 2注：HBlL腳在傳過程中指示當前字節(jié)為第l是第2字節(jié)。為方便

9、DSP自舉引導加載程序.采用將nHlNT腳直接與INT2 腳相連。圖5AT89C51與V05402的并行連接SETBP1. 3;機可讀寫HPIA地址存放器CLRP1. 0;主機要求寫選通 HPI 8MOVP0 , A;寫入8位址CALLDELAY ;待地址寫入完成READDATA :;讀VC5402存儲器數(shù)信息SETBP12CLRP1. 3;主機可讀寫HPID數(shù)據(jù)存放器SETP1. 0;主機要求讀選通 HPI 8MOVA, P0;讀出8位據(jù)CALLDELAY ;等待數(shù)據(jù)讀出完soNormalstyle二“ MARGIOP:0px;MARGIN- BOTTOM:0pX >SETBPl. 2CLRP1. 3;主可讀寫HPID數(shù)據(jù)存放器CLRP1. 0;主機要求寫選通 HPI 8MOVP0 ,代寫入8位數(shù)據(jù)CALLDELAY ;等待數(shù)寫入完成不管是串行連接是并行連接，都要考慮到VC5402是采用3.3V供電， C51采用5V供電。兩者之間存在信號平的差異而不能直相連，應互 連接口隔離器件。在SCI行通信調試中，發(fā)現(xiàn)由 DSP的運行頻率在100MHz左右，成 內部數(shù)據(jù)時鐘CLKG過快，不能與C51串口采樣頻率保持致，需要