組合邏輯電路的設計_第1頁
組合邏輯電路的設計_第2頁
組合邏輯電路的設計_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

組合邏輯電路的設計一、實驗目的1、 掌握組合邏輯電路的設計方法。2、 掌握組合邏輯電路的靜態(tài)測試方法。3、 熟悉FPGA設計的過程，比較原理圖輸入和文本輸入的優(yōu)劣。二、 實驗的硬件要求1、 輸入：按鍵開關（常高）4個；撥碼開關4位。2、 輸出：LED燈。3、 主芯片：CycloneFPGA：EP1C3TC144C8。三、 實驗內(nèi)容1、 設計一個四舍五入判別電路，其輸入為8421BCD碼，要求當輸入大于或等于5時，判別電路輸出為1,反之為0。2、 設計四個開關控制一盞燈的邏輯電路，要求改變?nèi)我忾_關的狀態(tài)能夠引起燈亮滅狀態(tài)的改變。3、設計一個優(yōu)先排隊電路，排隊順序如下：A=1最高優(yōu)先級;B=1次高優(yōu)先級;C=1最低優(yōu)先級要求輸出端最多只能有一端為“1”，即只能是優(yōu)先級較高的輸入端所對應的輸出端為“1”。四、參考原理圖1、實驗內(nèi)容1的原理圖如下圖所示：2、實驗內(nèi)容2的原理圖如下圖所示：

3、實驗內(nèi)容3的原理圖如下圖所示：< i< iAjCUTI tCJOUT阿bd 五、實驗報告要求1、對于原理圖設計要求有設計過程2、詳細論述實驗步驟。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論