下載本文檔
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
基于FPGA的多時鐘片上網(wǎng)絡(luò)虛擬直通路由器設(shè)計(jì)在FPGA上設(shè)計(jì)一個高性能、靈活的、面積小的通信體系結(jié)構(gòu)是一項(xiàng)巨大的挑戰(zhàn)。大多數(shù)基于FPGA的片上網(wǎng)絡(luò)都是運(yùn)行在一個單一時鐘下。隨著FPGA技術(shù)的發(fā)展,Xilinx公司推出了Virtex-4平臺。該平臺支持同一時間內(nèi)32個時鐘運(yùn)行[1],也就是說每個片上網(wǎng)絡(luò)的內(nèi)核可以在一個獨(dú)立的時鐘下運(yùn)行,從而使每個路由器和IP核都運(yùn)行在最佳頻率上。因此適用于設(shè)計(jì)多時鐘片上網(wǎng)絡(luò),實(shí)現(xiàn)高性能分組交換片上網(wǎng)絡(luò)。1多時鐘片上網(wǎng)絡(luò)架構(gòu)的分析片上網(wǎng)絡(luò)結(jié)構(gòu)包含了拓?fù)浣Y(jié)構(gòu)、流量控制、路由、緩沖以及仲裁。選擇合適網(wǎng)絡(luò)架構(gòu)方面的元素,將對片上網(wǎng)絡(luò)的性能產(chǎn)生重大影響[2]。(1)網(wǎng)絡(luò)拓?fù)洌涸谠O(shè)計(jì)中,選擇Mesh拓?fù)浣Y(jié)構(gòu)。Mesh結(jié)構(gòu)擁有最小的面積開銷以及低功耗的特點(diǎn)。此外,Mesh的線性區(qū)的節(jié)點(diǎn)數(shù)量規(guī)模大以及通道較寬。同時,Mesh也能很好地映射到FPGA下的底層路由結(jié)構(gòu),降低了FPGA邏輯擁塞和路由器的功耗。(2)流控機(jī)制:虛擬直通和蟲洞技術(shù)(不像存儲轉(zhuǎn)發(fā))有數(shù)據(jù)包的延時與路徑長度成正比。然而,與復(fù)雜的蟲洞路由器相比,虛擬直通的路由器更加適合于設(shè)計(jì)的實(shí)現(xiàn)。因此,選擇虛擬直通流量控制機(jī)制作為路由器的流量控制機(jī)制。相比較蟲洞機(jī)制,它能支持更高的吞吐量,在堵塞時能更有效地釋放緩存。此外,虛擬直通流量控制低延時的高信道利用率,與此同時并不保留物理通道。(3)路由算法:選擇XY算法作為設(shè)計(jì)所采用的路由算法。該算法中分組的路由只取決于源節(jié)點(diǎn)和目的節(jié)點(diǎn)的地址,而與網(wǎng)絡(luò)狀況無關(guān)。當(dāng)使用算法時首先在X維上進(jìn)行路由,當(dāng)?shù)竭_(dá)與目的節(jié)點(diǎn)同一列時,轉(zhuǎn)向在Y維上的路由,最后到達(dá)目的節(jié)點(diǎn)。該算法對硬件要求簡單和實(shí)現(xiàn)容易,在網(wǎng)絡(luò)流量不大時,具有較小的時延,能夠有效避免死鎖和活鎖。(4)仲裁機(jī)制:輸入端口分配是基于簡單的Roundrobin[3]機(jī)制。上次接收或解決接收的端口會放在隊(duì)列的末端。切換時到下游的數(shù)據(jù)包。當(dāng)交換數(shù)據(jù)包時,F(xiàn)IFO的虛擬通道也遵循這種機(jī)制。2路由器微節(jié)點(diǎn)結(jié)構(gòu)的設(shè)計(jì)多時鐘片上網(wǎng)絡(luò)的路由器由5個輸入端口、交叉點(diǎn)矩陣和中央的仲裁器三部分組成。除了頭譯碼邏輯,5個輸入端口都是相同的。由于設(shè)計(jì)中采取了虛擬通道流控機(jī)制(VCS),因此輸入端口就必須包含仲裁邏輯。與此同時,輸入端口還應(yīng)包含輸入緩沖區(qū)來存儲輸入的數(shù)據(jù)包。2.1數(shù)據(jù)包利用XilinxblockRAM,設(shè)置深度為16的FIFO(先入先出隊(duì)列),數(shù)據(jù)包的大小能在24位與128位之間變化,每個數(shù)據(jù)包header(包頭)占用一個flit(數(shù)據(jù)片)。flit的大小固定在8位。數(shù)據(jù)包頭包含路由目標(biāo)地址、flit的類型以及部分?jǐn)?shù)據(jù)包。設(shè)計(jì)中采用的虛擬直通流量控制需要1位去指定數(shù)據(jù)片的類型。路由器支持可變化大小的數(shù)據(jù)包,通過編碼將數(shù)據(jù)包的大小編譯為字段,作為bRAM所需要的部分,放在數(shù)據(jù)包頭部。每個IP核的網(wǎng)絡(luò)接口(NI)起到存儲在數(shù)據(jù)包頭部的信息的作用。當(dāng)需要更高粒度數(shù)據(jù)包時,部分?jǐn)?shù)據(jù)包的位數(shù)以及寬度將會相應(yīng)的增加。增加部分?jǐn)?shù)據(jù)包的位數(shù)的同時也提高了緩存的利用率。數(shù)據(jù)包首部保留的位數(shù)將用于實(shí)現(xiàn)基于優(yōu)先級的流量控制。2.2輸入端口路由器有5個輸入端口,通過端口分別與內(nèi)核及鄰近的路由器通信,這5個端口按在方位可分為本地(L),北(N),東(E),南(S),西(W)。每個輸入端口可以支持虛擬通道多路復(fù)用,相關(guān)聯(lián)的仲裁器,以及頭譯碼邏輯,從而作出路由決定。如圖1,輸入端口的3個主要組成部分分別是虛擬通道選擇器、FIFObRAMs以及bRAM仲裁器。虛擬通道選擇器:決定輸入端緩存的使用空間的決定權(quán)在虛擬通道選擇器。當(dāng)數(shù)據(jù)包大小以編碼形式傳播時,虛擬通道選擇器接收數(shù)據(jù)包的首部。當(dāng)虛擬通道選擇器收到來自上游路由器或者來自自身核心的數(shù)據(jù)時,虛擬通道選擇器就會拿數(shù)據(jù)包的大小跟虛擬通道目前可以容納數(shù)據(jù)包的大小進(jìn)行比較。這么做的目的是為了能夠使輸入的數(shù)據(jù)能夠符合FIFO中write_count的大小。如果有足夠的空間存在,則虛擬通道選擇器將同意輸入請求,同時反饋信息。在此過程中,虛擬通道選擇器還設(shè)置了輸入端解復(fù)用器。解復(fù)用器的作用是使數(shù)據(jù)包從輸入通道傳輸?shù)秸_的復(fù)用器的輸入緩存中。FIFObRAMs:在所設(shè)計(jì)的路由器中,緩沖區(qū)的深度將參數(shù)化,在試驗(yàn)時同時將其深度設(shè)置為16。這些緩存區(qū)將被作為bRAMFIFO的存儲器,同時起到以下作用:(1)緩沖部分或者全部到來的數(shù)據(jù)包,以及當(dāng)下游開關(guān)可以用時,傳送頭部及緊跟的flit。
(2)劃分路由器核心以及路由器的頻率,從而支持一個多時鐘的網(wǎng)絡(luò)設(shè)計(jì)。
(3)通過仲裁器監(jiān)察write_count端口的信息,來實(shí)現(xiàn)支持可變化大小的數(shù)據(jù)包。在緩沖區(qū)有單獨(dú)時鐘域的情況時,就需要一種有效的方式實(shí)施完整的或者空的邏輯。通過以下方式使控制信號同步:(1)發(fā)送數(shù)據(jù)包粒度作為一小部分FIFO的空間。
(2)在一個時鐘周期內(nèi),一個連接終止之前設(shè)置flit的尾部位。在所使用的FPGA設(shè)計(jì)中,由于支持FIFO的最小深度是16,所以它適合于在虛擬直通中緩沖整個數(shù)據(jù)包。write_count的空和滿狀態(tài)信號將集成在FIFO中。在一個多數(shù)據(jù)包的緩沖區(qū)中加大存儲flit的能力,將有助于提高FIFO的利用率。此外,獲得網(wǎng)絡(luò)的吞吐量的增益,是由于上游連續(xù)包釋放緩沖區(qū)所促成的。圖1輸入端口設(shè)計(jì)圖bRAM仲裁器:輸入端口還包含了控制邏輯作出的仲裁決定。當(dāng)選擇一個非空的bRAM時,簡單的Round-robin的方式仲裁算法將會啟用。當(dāng)選擇bRAM時,F(xiàn)SM將會送出頭部flit,解碼出它的目的地址,并發(fā)送相應(yīng)的要求。在所設(shè)計(jì)的路由器中采用XY路由算法將大大簡化了解碼器的邏輯結(jié)構(gòu)。根據(jù)XY路由算法的通行路徑許可,即將釋放的請求線將會減少。頭譯碼器:在XY路由算法中,頭數(shù)據(jù)片一開始往X軸方向走,當(dāng)?shù)竭_(dá)X軸所在的目標(biāo)地址時,就會往Y方向走。所有緊隨著的數(shù)據(jù)片將以流水線的方式跟著頭數(shù)據(jù)片移動。這種簡便的XY路由算法適用于減化頭解碼器、交叉點(diǎn)矩陣以及中央仲裁器的邏輯結(jié)構(gòu)。以上簡化得邏輯結(jié)構(gòu)將使FPGA的芯片數(shù)顯著減少。2.3交叉點(diǎn)矩陣設(shè)計(jì)一個多路交叉點(diǎn)矩陣,目的是為了減少面積的使用。而另一種設(shè)計(jì)是支持復(fù)分解虛擬通道的交叉點(diǎn)連接。后一種方法,產(chǎn)生高網(wǎng)絡(luò)吞吐量,但要增加一個重要的復(fù)雜性開關(guān)。交叉點(diǎn)支持并行連接,以及被用于通過中央仲裁器支持多個信號同時請求。并非所有的交叉點(diǎn)連接都是使用XY路由算法。經(jīng)過邏輯優(yōu)化,如圖2所示設(shè)計(jì)中實(shí)施簡單的4和2輸入多路復(fù)用器開關(guān)(分別是L、N、S、E以及W端口)。上述優(yōu)化方案減少了交叉點(diǎn)面積,使其使用的切片只有32片。因此,達(dá)到路由器面積顯著減小的目的。圖2交叉點(diǎn)矩陣輸入端口的分配方式將采用簡單的Round-robin仲裁機(jī)制。對上一次接收過的或沒有用到的端口將給予最低優(yōu)先級,并排在隊(duì)列的最末端。將通過以下的方式提高路由器的性能:(1)降低中央仲裁器的邏輯復(fù)雜度;
(2)盡量集中仲裁器,以減少req/grant信號的數(shù)量。在設(shè)計(jì)中減少邏輯復(fù)雜度以及布線,從而減少數(shù)據(jù)堵塞,達(dá)到提高性能以及減低功耗的效果。3性能分析利用Virtex-4系列中XC4VLX100-11[4]設(shè)備進(jìn)行設(shè)計(jì),利用XilinxISE8.2i進(jìn)行綜合布局布線。使用ModelSim6.1c[5]驗(yàn)證所設(shè)計(jì)的功能。設(shè)置了單一時鐘和多時鐘進(jìn)行了模擬,分析多時鐘片上網(wǎng)絡(luò)的性能。由于路由器是直接連接到內(nèi)核,所以沒必要考慮片與片之間的延時而去估計(jì)最高的頻率。所設(shè)計(jì)是由一個路由功能模塊(RFM)執(zhí)行[6],用以準(zhǔn)確地估計(jì)工作頻率,基本路由器的單機(jī)版工作頻率可到達(dá)357MHz。因此8bits通道的路由器的吞吐量最高可達(dá)2.85Gbits/s。在所設(shè)計(jì)的路由器中,頭數(shù)據(jù)片前進(jìn)到下一個節(jié)點(diǎn),而剩下的數(shù)據(jù)片以流水線方式流通。在計(jì)劃中,網(wǎng)
絡(luò)延時僅僅與路徑長度H(跳躍點(diǎn)數(shù)量)有關(guān)。在信道爭用的情況下,網(wǎng)絡(luò)延時L可以用以下方式計(jì)算:L=7×H+B/w(1)公式(1)中,B是數(shù)據(jù)包的字節(jié)數(shù),w是每個時鐘周期轉(zhuǎn)換的字節(jié)數(shù)。參數(shù)7是在多時鐘片上網(wǎng)絡(luò)路由器中安裝在每個路由器跳延遲支付。這個延時是因?yàn)榛跀?shù)據(jù)包中的頭數(shù)據(jù)片的解碼和仲裁執(zhí)行所導(dǎo)致的。為了評估所設(shè)計(jì)的多時鐘架構(gòu)的性能,將利用所設(shè)計(jì)的路由器的VHDL模型,模擬一個3×3Mesh結(jié)構(gòu),在本身頻率下執(zhí)行包裝產(chǎn)生的數(shù)據(jù)包。路由器的頻率值會在拓?fù)浣Y(jié)構(gòu)合成,布局和布線階段完成之后得出。對于不同的配置(資源的可用性、跨路由器的距離、bRAM/dRAMFIFO的版本),路由器的頻率可以降低高達(dá)18%[6]。圖3顯示了單一時鐘與多時鐘,在延時與注射速率關(guān)系中的曲線圖。在單一時鐘時,網(wǎng)絡(luò)的頻率為286MHz。而在多時鐘時,頻率的范圍是從286MHz~357MHz。圖3中,X軸表示的注射率是在一個周期內(nèi)每個節(jié)點(diǎn)注入flit的數(shù)量。Y軸曲線測量的是每個實(shí)例中數(shù)據(jù)包的平均延時??梢钥闯?,所提出的多時鐘片上網(wǎng)絡(luò)相比單一時鐘片上網(wǎng)絡(luò)的性能顯著增加。4結(jié)語本文介紹了一個基于FPGA的高效率多時鐘的虛擬直通路由器,通過優(yōu)化中央仲裁器和交叉點(diǎn)矩陣,以爭取較小面積和更高的性能。同時,擴(kuò)展路由器運(yùn)作在獨(dú)立頻率的多時鐘NoC架構(gòu)中,并在一個3×3Mesh的架構(gòu)下實(shí)驗(yàn),分析其性能特點(diǎn),比較得出多時鐘片上網(wǎng)絡(luò)具有更高的性能。參考文獻(xiàn)[1]Virtex4PlatformFPGAHandbook,August2006,Xilinx.
[2]JoseDuato,SudhakarYalamanchili,LionelNi.Intercormec-tionNetworks:anEngineeringApproach,MorganKaufmann,2003
[3]A.Jantsch,H.Tenhunen.NetworksonChip.Kluwer
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2025二手房買賣合同糾紛解析
- 2023年自考護(hù)理學(xué)導(dǎo)論
- 泉州經(jīng)貿(mào)職業(yè)技術(shù)學(xué)院《翻譯的藝術(shù)》2023-2024學(xué)年第一學(xué)期期末試卷
- 建筑與城市規(guī)劃的聯(lián)系與關(guān)系
- 泉州工藝美術(shù)職業(yè)學(xué)院《半導(dǎo)體物理學(xué)》2023-2024學(xué)年第一學(xué)期期末試卷
- 別墅電梯保養(yǎng)合同范例
- 曲靖醫(yī)學(xué)高等專科學(xué)?!冬F(xiàn)代控制系統(tǒng)設(shè)計(jì)》2023-2024學(xué)年第一學(xué)期期末試卷
- 曲靖醫(yī)學(xué)高等??茖W(xué)?!哆^程控制與系統(tǒng)》2023-2024學(xué)年第一學(xué)期期末試卷
- 醫(yī)療用地合同范例
- 曲阜遠(yuǎn)東職業(yè)技術(shù)學(xué)院《建筑學(xué)概論》2023-2024學(xué)年第一學(xué)期期末試卷
- 醫(yī)療機(jī)構(gòu)依法執(zhí)業(yè)自查報(bào)告
- 初中信息技術(shù)考試題庫(含答案)
- CT19彈簧操作機(jī)構(gòu)
- 攪拌樓操控機(jī)使用說明書
- 結(jié)合我國經(jīng)濟(jì)發(fā)展的實(shí)際應(yīng)如何解決收入分配問題?處理效率與公平之間的關(guān)系?
- 華師版七年級下冊數(shù)學(xué)全冊
- 中國農(nóng)業(yè)銀行流水單_免費(fèi)下載
- 不隨行父母同意函(父母雙方不隨行)
- 常用中藥藥材替代使用速查表
- 塞曼效應(yīng)與法拉第效應(yīng)實(shí)驗(yàn)
- SLT804-2020 淤地壩技術(shù)規(guī)范_(高清-有效)
評論
0/150
提交評論