半導體器件半導體工藝氧化

半導體器件半導體工藝氧化第1頁，課件共18頁，創(chuàng)作于2023年2月室內(nèi)環(huán)境：要求很嚴，恒溫、恒濕、氣流第2頁，課件共18頁，創(chuàng)作于2023年2月名稱集成度（數(shù)字MOS集成電路）小規(guī)模集成電路（SSI）<100中規(guī)模集成電路（MSI）102~103大規(guī)模集成電路（LSI）103~105超大規(guī)模集成電路（VLSI）105~107甚大規(guī)模集成電路（ULSI）107~109巨大規(guī)模集成電路>109第3頁，課件共18頁，創(chuàng)作于2023年2月環(huán)境級別最大顆粒尺寸（m）甚大規(guī)模集成電路生產(chǎn)車間10.1超大規(guī)模集成電路生產(chǎn)車間100.3封裝區(qū)域1000~100000.5住房100000室外>500000第4頁，課件共18頁，創(chuàng)作于2023年2月第5頁，課件共18頁，創(chuàng)作于2023年2月硅——熱氧化第6頁，課件共18頁，創(chuàng)作于2023年2月目的1、列出硅器件中，二氧化硅膜層的基本用途。2、描述熱氧化的機制。3、列出熱氧化反應(yīng)中的氧化劑及用途。4、解釋氧化條件及基底條件對氧化的影響。第7頁，課件共18頁，創(chuàng)作于2023年2月二氧化硅層的用途1、表面鈍化2、摻雜阻擋層3、表面絕緣體4、器件絕緣體第8頁，課件共18頁，創(chuàng)作于2023年2月O2O2O2<100nmTox=(B/A)t線性階段OriginalSi>100nmTox=(Bt)1/2

拋物線階段熱氧化的機制受限反應(yīng)，受限擴散反應(yīng)Si(S)+O2(V)—>SiO2(S)第9頁，課件共18頁，創(chuàng)作于2023年2月第10頁，課件共18頁，創(chuàng)作于2023年2月DryOxidationSi(S)+O2(V)

—>SiO2(S)WetOxidation（streamOxidation）

Si(S)+H2O(V)—>SiO2(S)+H2(V)氧化率的影響900-1200oC900-1200oC1、氧化源：干氧<濕氧(發(fā)泡、干法)<Cl參入氧化干氧氧化優(yōu)點：結(jié)構(gòu)致密、均勻性和重復(fù)性好、與光刻膠黏附好且應(yīng)力小。缺點：生長溫度高、生長速度慢。第11頁，課件共18頁，創(chuàng)作于2023年2月氧化率的影響2、高壓氧化在實際的工藝過程中增加氧化劑分壓來提高氧化速率，或者降低氧化溫度而保持同樣的氧化速率都是經(jīng)常采用方法。優(yōu)點：有利于降低材料中的位錯缺陷。缺點：在利用高壓氧化時要注意安全問題和高壓系統(tǒng)帶來的污染問題。常壓<高壓第12頁，課件共18頁，創(chuàng)作于2023年2月氧化率的影響3、晶向因為不同晶向其原子密度不同，所以在相同的溫度、氧化氣壓等條件下，原子密度大的晶面，氧化生長速率要大，而且在低溫時的線性階段更為明顯。第13頁，課件共18頁，創(chuàng)作于2023年2月4、摻雜物氧化率：高摻雜>低摻雜n型摻雜物：P、As、Sbp型摻雜物：B5、多晶硅與單晶硅相比氧化率更快氧化率的影響實際工藝中由于各個部分材料不同，造成氧化層厚度不均勻，出現(xiàn)臺階。第14頁，課件共18頁，創(chuàng)作于2023年2月第15頁，課件共18頁，創(chuàng)作于2023年2月氧化質(zhì)量評估

氧化后要對氧化質(zhì)量進行評估，因為有些檢測是破壞性的，所以在把一批晶園送入爐管的同時，在不同位置放置一定數(shù)量的專門用來測試的樣片。一般情況下主要包括表面檢測和厚度檢測表面檢測

通常在高亮的紫外線下對每片晶園進行檢測，包括表面顆粒、不規(guī)則度、污點都會在紫外線下顯現(xiàn)。厚度檢測

對厚度的檢測非常重要，因為不同的器件或者不同目的要求，比如，MOS柵極氧化層的厚度要求就很嚴格。檢測的技術(shù)包括：顏色比較、邊沿記數(shù)、干涉、橢偏儀及電子掃描顯微鏡等。第16頁，課件共18頁，創(chuàng)作于2023年2月熱氧化爐/AMuseum/ic/index_04_06_03_02.html第17頁，課件共18頁，創(chuàng)作于2023年2月作業(yè)：隨著集成電路集